Cadence劉國(guó)軍：65nm及以下芯片設(shè)計(jì)要破傳統(tǒng)

　　因?yàn)楸娝苤穆╇娏鲉栴}，65nm及以下芯片設(shè)計(jì)要解決的關(guān)鍵問題之一就是功耗。在低功耗設(shè)計(jì)理念上，真正的低功耗設(shè)計(jì)從RTL就應(yīng)該開始，這一點(diǎn)非常關(guān)鍵。從前端就開始優(yōu)化的效果與到后端才開始優(yōu)化是非常不同的。如果等到芯片實(shí)現(xiàn)的時(shí)候再考慮功耗優(yōu)化問題，那么所能降低功耗的程度就很有限了。而從前端設(shè)計(jì)就開始考慮功耗優(yōu)化，那么到了后端，這種效果就會(huì)成倍地顯現(xiàn)出來。在這一理念之下，Cadence建立了完整的低功耗設(shè)計(jì)流程，在每個(gè)環(huán)節(jié)都提供低功耗的設(shè)計(jì)方法和工具。而Cadence的低功耗驗(yàn)證流程，在邏輯和實(shí)現(xiàn)等環(huán)節(jié)都要考慮功耗問題。目前這一設(shè)計(jì)流程在移動(dòng)設(shè)備芯片的設(shè)計(jì)上獲得成功。

　　關(guān)注五 數(shù)模混合設(shè)計(jì)應(yīng)統(tǒng)一數(shù)據(jù)庫(kù)

　　芯片設(shè)計(jì)經(jīng)歷了起初針對(duì)分立器件的小型全定制設(shè)計(jì)、小規(guī)模數(shù)字設(shè)計(jì)以及大規(guī)模數(shù)字設(shè)計(jì)等幾個(gè)階段。曾經(jīng)有一個(gè)時(shí)期，數(shù)字設(shè)計(jì)是業(yè)界的關(guān)注點(diǎn)，但現(xiàn)在SoC設(shè)計(jì)使數(shù)?；旌显O(shè)計(jì)變得越來越重要。

　　數(shù)?；旌显O(shè)計(jì)的趨勢(shì)之一就是把大規(guī)模數(shù)字電路設(shè)計(jì)與模擬電路設(shè)計(jì)放在同一個(gè)數(shù)據(jù)庫(kù)中進(jìn)行，而且這個(gè)數(shù)據(jù)庫(kù)要涵蓋前端和后端。而Cadence也已經(jīng)把Virtu-oso全定制數(shù)模混合設(shè)計(jì)平臺(tái)與Encounter大規(guī)模數(shù)字電路設(shè)計(jì)平臺(tái)合在一起，采用一個(gè)統(tǒng)一的數(shù)據(jù)庫(kù)，使模擬電路與大規(guī)模數(shù)字電路可以實(shí)現(xiàn)交互設(shè)計(jì)。這個(gè)統(tǒng)一的數(shù)據(jù)庫(kù)名為OpenAccess，Cadence把它開放給業(yè)界。

　　關(guān)注六 芯片設(shè)計(jì)過程要考慮DFM

　　在65nm芯片設(shè)計(jì)之前，可制造性設(shè)計(jì)(DFM)不需要設(shè)計(jì)企業(yè)考慮，那是晶圓代工廠要考慮的問題;在65nm之后，芯片設(shè)計(jì)企業(yè)也不得不考慮可制造性設(shè)計(jì)了。這是一個(gè)重要的趨勢(shì)?？芍圃煨栽O(shè)計(jì)，其中就包括芯片企業(yè)需要建一些庫(kù)，例如存儲(chǔ)器、高速I/O等。目前就有好多客戶，特別是做高性能產(chǎn)品的客戶，找Cadence來幫助他們建低功耗的庫(kù)，這是一個(gè)明顯的趨勢(shì)。

　　雖然Cadence已在軟硬件協(xié)同驗(yàn)證、低功耗、混合信號(hào)統(tǒng)一數(shù)據(jù)庫(kù)、DFM、C-to-Silicon等方面取得了一定的成果，但還有很多事情要做。目前，應(yīng)用驅(qū)動(dòng)的系統(tǒng)級(jí)設(shè)計(jì)、OpenIntegrationPlatform(IP集成平臺(tái))、更先進(jìn)節(jié)點(diǎn)技術(shù)的開發(fā)是我們不斷投入的重點(diǎn)。