一種多體制通信時間同步算法及其FPGA實現

　　為了解決傳統時間同步算法不適用于多種無線通信體制且不適于硬件實現等問題，本文提出了一種改進的時間同步算法，如圖1所示。在改進的時間同步算法中，本地同步序列分成和兩段，從而使幀同步和位同步都可以利用接收序列與本地同步序列的相關性實現。因此，只需要改變本地同步序列，改進后的時間同步算法就可以適用于不同的通信體制。

　　在本地同步序列及其劃分方式確定后，時間同步算法的工作原理如下：首先，系統利用本地同步序列1完成幀同步的初始檢測。當檢測結果認為接收到數據幀時，啟動幀同步確認和位同步等模塊，利用本地同步序列2完成幀同步確認和位同步調整。其中，幀同步檢測使用改進的分段相關法，可以有效提高幀檢測算法對載波頻偏的容忍度，降低幀同步的漏同步概率，并使算法便于硬件實現。幀同步確認和位同步在幀同步檢測成功后啟動，通過本地同步序列2與接收序列的相關結果來確認幀同步檢測結果是否正確，從而減少假同步概率，并同時利用接收序列與本地同步序列2之間的相關性完成位同步處理，大大加快了位同步的收斂速度。