針對未來十年 “All Programmable”器件的顛覆之作

　　流程自動化，非流程強制化

　　在 Vivado 設(shè)計套件構(gòu)建過程中，賽靈思工具團隊遵循這樣的原則“自動化設(shè)計方式，不強制設(shè)計方式”。Feist 說：“不管用戶用 C、C++、SystemC、VHDL、Verilog、System Verilog、MATLAB 還是 Simulink 開始編程，也不管他們用的是我們的 IP 還是第三方的 IP，我們提供了一種實現(xiàn)所有流程自動化，幫助客戶提高生產(chǎn)力的方法。我們還充分考慮到我們的用戶的各種技能水平和偏好，既能滿足需要全按鍵式流程的客戶的要求，也能滿足在設(shè)計流程的每一步都進行分析的客戶的要求，甚至還能滿足那些認為用 GUI 的是低手，喜歡用 TCL 以命令行或批處理模式完成全部設(shè)計流程的客戶的要求。用戶能夠根據(jù)自己的特定需求，選用套件功能。”

　　為進一步增強所有用戶的設(shè)計體驗，賽靈思在 Vivado 設(shè)計套件中加入了某些奇妙的新功能，同時為深受客戶贊譽的 FPGA 編輯器增加了芯片編輯器功能。

　　IP 封裝器、集成器和目錄

　　賽靈思的工具架構(gòu)團隊把重點放在新套件專門的 IP 功能設(shè)計上，以便于 IP 的開發(fā)、集成與存檔。為此，賽靈思開發(fā)出了 IP 封裝器、IP 集成器和可擴展 IP 目錄三種全新的 IP 功能。

　　Feist 表示：“今天很難找到不采用IP 的 IC 設(shè)計。我們采用業(yè)界標準，提供專門便于 IP 開發(fā)、集成和存檔/維護的工具，這都有助于我們生態(tài)系統(tǒng)合作伙伴中的 IP 廠商和客戶快速構(gòu)建 IP，提高設(shè)計生產(chǎn)力。目前已有 20 多家廠商提供支持該最新套件的 IP。”

　　采用 IP 封裝器，賽靈思的客戶、賽靈思公司自己的 IP 開發(fā)人員和賽靈思生態(tài)環(huán)境合作伙伴可以在設(shè)計流程的任何階段將自己的部分設(shè)計或整個設(shè)計轉(zhuǎn)換為可重用的內(nèi)核，這里的設(shè)計可以是 RTL、網(wǎng)表、布局后的網(wǎng)表甚至是布局布線后的網(wǎng)表。IP 封裝器可以創(chuàng)建 IP 的 IP-XACT 描述，這樣用戶使用新型 IP 集成器就能方便地將 IP 集成到未來設(shè)計中。IP 封裝器在 XML 文件中設(shè)定了每個 IP 的數(shù)據(jù)。Feist 說一旦 IP 封裝完成，用 IP 集成器功能就可以將 IP 集成到設(shè)計的其余部分。

　　Feist 說：“IP 集成器可以讓客戶在互聯(lián)層面而非引腳層面將 IP 集成到自己的設(shè)計中?？梢詫?IP 逐個拖放到自己的設(shè)計圖(canvas)上，IP 集成器會自動提前檢查對應(yīng)的接口是否兼容。如果兼容，就可以在內(nèi)核間劃一條線，然后集成器會自動編寫連接所有引腳的具體 RTL。”

　　Feist 表示：“這里的重點是可以取出已用 IP 集成器集成的四五個模塊的輸出，然后通過封裝器再封裝。這樣就成了一個其他人可以重新使用的 IP。這種 IP 不一定必須是 RTL，可以是布局后的網(wǎng)表，甚至可以是布局布線后的網(wǎng)表模塊。這樣可以進一步節(jié)省集成和驗證時間。”

　　第三大功能是可擴展 IP 目錄，它使用戶能夠用他們自己創(chuàng)建的 IP 以及賽靈思和第三方廠商許可的 IP 創(chuàng)建自己的標準 IP 庫。賽靈思按照 IP-XACT 標準要求創(chuàng)建的該目錄能夠讓設(shè)計團隊乃至企業(yè)更好的組織自己的 IP，供整個機構(gòu)共享使用。Feist 稱賽靈思系統(tǒng)生成器 (System Generator) 和 IP 集成器均已與Vivado 可擴展 IP 目錄集成，故用戶可以輕松訪問編目 IP 并將其集成到自己的設(shè)計項目中。

　　Vivado 產(chǎn)品營銷總監(jiān) Ramine Roane指出：“以前第三方 IP 廠商用 Zip 文件交付的IP格式各異，而現(xiàn)在他們交付的 IP，不僅格式統(tǒng)一，可立即使用，而且還與 Vivado 套件兼容。”

　　Vivado HLS 把 ELS帶入 主流

　　可能 Vivado 設(shè)計套件采用的眾多新技術(shù)中，最具有前瞻性的要數(shù)新的 Vivado HLS(高層次綜合)技術(shù)，這是賽靈思 2010 年收購 AutoESL 后獲得的。在收購這項業(yè)界最佳技術(shù)之前，賽靈思對商用 ESL 解決方案進行了廣泛評估。市場調(diào)研公司 BDTI 的研究結(jié)果幫助賽靈思做出了收購決策。

　　Feist 表示：“Vivado HLS 全面覆蓋 C、C++、SystemC，能夠進行浮點運算和任意精度浮點運算。這意味著只要用戶愿意，可以在算法開發(fā)環(huán)境而不是典型的硬件開發(fā)環(huán)境中使用該工具。這樣做的優(yōu)點在于在這個層面開發(fā)的算法的驗證速度比在 RTL 級有數(shù)量級的提高。這就是說，既可以讓算法提速，又可以探索算法的可行性，并且能夠在架構(gòu)級實現(xiàn)吞吐量、時延和功耗的權(quán)衡取舍。”

　　設(shè)計人員使用 Vivado HLS 工具可以通過各種方式執(zhí)行各種功能。為了演示方便，F(xiàn)eist 講解了用戶如何通過一個通用的流程進行 Vivado HLS 開發(fā) IP 并將其集成到自己的設(shè)計當中。