SIP立體封裝技術(shù)在嵌入式計(jì)算機(jī)系統(tǒng)中的應(yīng)用

　　1 概述

　　目前大部分集成電路均采用平面封裝形式，即在同一個(gè)平面內(nèi)集成單個(gè)芯片的封裝技術(shù)。由于受到面積的限制難以在同一平面上集成多個(gè)芯片。所謂立體封裝是一項(xiàng)近幾年來新興的一種集成電路封裝技術(shù)，突破了傳統(tǒng)的平面封裝的概念;它是在三維立體空間內(nèi)實(shí)現(xiàn)單個(gè)封裝體內(nèi)堆疊多個(gè)芯片(已封裝芯片或裸片)的封裝技術(shù)(如圖1所示)。近些年來隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)的迅猛發(fā)展，嵌入式計(jì)算機(jī)系統(tǒng)在各類系統(tǒng)級(jí)電子產(chǎn)品中得以廣泛應(yīng)用。各類移動(dòng)設(shè)備、手持設(shè)備、民用電子產(chǎn)品的操作和控制越來越依賴于嵌入式計(jì)算機(jī)系統(tǒng)，而且要求系統(tǒng)不僅具有較高的性能，而且還要具有占用空間小、低功耗等特點(diǎn)。這就給嵌入式計(jì)算機(jī)系統(tǒng)提出了更高的要求。SIP立體封裝芯片由于其集成度高，占用空間小，功耗低等特點(diǎn)，在未來的電子設(shè)備中將得到越來越廣泛的應(yīng)用。

　　圖1 立體封裝示意圖

　　2 立體封裝芯片的主要特點(diǎn)

　　(1) 集成密度高，可實(shí)現(xiàn)存儲(chǔ)容量的倍增，組裝效率可達(dá)200%以上;它使單個(gè)封裝體內(nèi)可以堆疊多個(gè)芯片，可以實(shí)現(xiàn)存儲(chǔ)容量的倍增，比如對(duì)SRAM、SDRAM、FLASH、EEPROM進(jìn)行堆疊，可以使存儲(chǔ)容量提高8～10倍;

　　(2) 單體內(nèi)可實(shí)現(xiàn)不同類型的芯片堆疊，從而形成具有不同功能的高性能系統(tǒng)級(jí)芯片，比如將CPU、SRAM、FLASH等芯片經(jīng)立體封裝后，形成一個(gè)小型計(jì)算機(jī)機(jī)系統(tǒng)，從而形成系統(tǒng)芯片(SIP)封裝新思路;

　　(3) 芯片間的互連線路顯著縮短，信號(hào)傳輸?shù)酶烨宜芨蓴_更小;提高了芯片的性能，并降低了功耗;

　　(4) 大幅度的節(jié)省PCB占用面積，可以使產(chǎn)品體積大幅度縮小;

　　(5) 該技術(shù)可以對(duì)基于晶圓級(jí)立體封裝的芯片進(jìn)行再一次立體封裝，其組裝效率可隨著被封裝芯片的密度增長(zhǎng)而增長(zhǎng)，因此是一項(xiàng)極具發(fā)展?jié)摿Χ宜坪醪粫?huì)過時(shí)的技術(shù)。

　　3 立體封裝芯片技術(shù)發(fā)展?fàn)顩r

　　隨著IC器件尺寸不斷縮小和運(yùn)算速度的不斷提高，封裝技術(shù)已成為極為關(guān)鍵的技術(shù)。封裝形式的優(yōu)劣已影響到IC器件的頻率、功耗、復(fù)雜性、可靠性和單位成本。集成電路封裝的發(fā)展，一直是伴隨著封裝芯片的功能和元件數(shù)的增加而呈遞進(jìn)式發(fā)展。封裝技術(shù)已經(jīng)經(jīng)歷了多次變遷，從DIP、SOP、QFP、MLF、MCM、BGA到CSP、SIP，技術(shù)指標(biāo)越來越先進(jìn)。封裝技術(shù)的發(fā)展已從連接、組裝等一般性生產(chǎn)技術(shù)逐步演變?yōu)閷?shí)現(xiàn)高度多樣化電子信息設(shè)備的一個(gè)關(guān)鍵技術(shù)。目前封裝的熱點(diǎn)技術(shù)為高功率發(fā)光器件封裝技術(shù)、低成本高效率圖像芯片封裝技術(shù)、芯片凸點(diǎn)和倒裝技術(shù)、高可靠低成本封裝技術(shù)、BGA基板封裝技術(shù)、MCM多芯片組件封裝技術(shù)、四邊無引腳封裝技術(shù)、CSP封裝技術(shù)、SIP封裝技術(shù)等。

　　立體封裝被業(yè)界普遍看好，立體封裝的代表產(chǎn)品是系統(tǒng)級(jí)封裝(SIP)。SIP實(shí)際上就是一系統(tǒng)級(jí)的多芯片封裝，它是將多個(gè)芯片和可能的無源元件集成在同一封裝內(nèi)，形成具有系統(tǒng)功能的模塊，因而可以實(shí)現(xiàn)較高的性能密度、更高的集成度、更低的成本和更大的靈活性。立體封裝技術(shù)是目前封裝業(yè)的熱點(diǎn)和發(fā)展趨勢(shì)。

　　控制系統(tǒng)的設(shè)計(jì)人員所面臨的挑戰(zhàn)是如何能實(shí)現(xiàn)高性能、高可靠、小型化，希望所采用的新一代器件能比前一代產(chǎn)品的尺寸更小、同時(shí)擁有更多、更強(qiáng)的功能。半導(dǎo)體業(yè)界正在這一領(lǐng)域努力，希望在進(jìn)一步提高器件功能的同時(shí)，獲得更小尺寸的器件封裝結(jié)構(gòu)，同時(shí)又能維持、甚至降低器件的整體成本。實(shí)踐證明，三維集成的成本要比對(duì)芯片進(jìn)行持續(xù)縮小的工程成本要低，因此，立體封裝是實(shí)現(xiàn)設(shè)備小型化的理想技術(shù)途徑，這是驅(qū)動(dòng)立體封裝技術(shù)發(fā)展的主要因素。

　　立體封裝主要有三種類型，即埋置型立體封裝、有源基板型立體封裝、和疊層型立體封裝。當(dāng)前，實(shí)現(xiàn)這三類立體封裝主要有三種途徑：一種是在各類基板內(nèi)或多層布線介質(zhì)層中“埋置”R、C 或IC 等元器件，最上層再貼裝SMC 和SMD 來實(shí)現(xiàn)立體封裝，這種結(jié)構(gòu)稱為埋置型立體封裝;第二種是在硅圓片規(guī)模集成(WSI)后的有源基板上再實(shí)行多層布線，最上層再貼裝SMC 和SMD，從而構(gòu)成立體封裝，這種結(jié)構(gòu)稱為有源基板型立體封裝;第三種是在平面封裝的基礎(chǔ)上，把多個(gè)裸芯片、封裝芯片、多芯片組件甚至圓片進(jìn)行疊層互連，構(gòu)成立體封裝，這種結(jié)構(gòu)稱作疊層型立體封裝。目前只有第三種方式進(jìn)入了實(shí)用階段，而且掌握第三種立體封裝技術(shù)的公司很有限，國(guó)外主要是法國(guó)3D PLUS公司、美國(guó)VCI公司，國(guó)內(nèi)僅有江蘇長(zhǎng)電公司和珠海歐比特公司。

　　立體封裝技術(shù)其核心是要在有限的空間內(nèi)合理解決芯片之間的互連問題，目前疊層型立體封裝的主要互連技術(shù)有以下三種方式：

　　(1) 在采用晶圓(裸片)堆疊放置的封裝方式時(shí)，目前所用的互連技術(shù)是在焊區(qū)間使用引線鍵合的方法。隨著芯片尺寸的縮小，引線鍵合方法受到了空間的限制，這主要是由于鍵合引線數(shù)量和密度，或是重疊式芯片制造而引起的。而鍵合引線的密度也會(huì)導(dǎo)致傳輸上的干擾和電子寄生。

　　(2) 作為引線鍵合的一種替代技術(shù)，形成穿透硅圓片的通孔結(jié)構(gòu)可以大大縮短互連的距離，從而消除了芯片疊層在數(shù)量上的限制。這種采用直接互連的方法能提高器件的工作速度，該技術(shù)方法通常被稱作為硅片貫穿孔(TSV)技術(shù)，但目前由于采用該項(xiàng)技術(shù)的工程成本很高，還不能利用該技術(shù)進(jìn)行大批量生產(chǎn)。

　　(3) 標(biāo)準(zhǔn)封裝堆疊(TSOP堆疊)和柔性PCB混合堆疊封裝技術(shù)是三維立體封裝是一種近些年來新興的立體封裝技術(shù)，其特色是將已封裝的芯片(例如TSOP芯片)通過堆疊或柔性PCB堆疊后進(jìn)行灌封，在經(jīng)過切割成型、表面處理、激光雕刻實(shí)現(xiàn)芯片之間的互連;該技術(shù)具有很高的靈活性和適應(yīng)性。值得一提的是，該技術(shù)可以對(duì)基于晶圓級(jí)立體封裝的芯片進(jìn)行再一次立體封裝，因此是一項(xiàng)極具發(fā)展?jié)摿Χ宜坪醪粫?huì)過時(shí)的技術(shù)。

　　4 SIP立體封裝技術(shù)在嵌入式計(jì)算機(jī)系統(tǒng)中的應(yīng)用

　　嵌入式計(jì)算機(jī)系統(tǒng)已廣泛應(yīng)用于航空、航天、工業(yè)控制、消費(fèi)類電子等領(lǐng)域。

　　在航空、航天領(lǐng)域的箭載、船載、機(jī)載電子系統(tǒng)中，目前均采用開放式分布計(jì)算機(jī)系統(tǒng)，大部分的節(jié)點(diǎn)計(jì)算機(jī)為嵌入式計(jì)算機(jī)。隨著箭載、船載、機(jī)載電子系統(tǒng)功能越來越強(qiáng)大，系統(tǒng)更復(fù)雜，節(jié)點(diǎn)計(jì)算機(jī)的數(shù)量也在逐步增加，勢(shì)必造成電子系統(tǒng)的重量增加，從而導(dǎo)致動(dòng)力系統(tǒng)的負(fù)荷增加，而需大幅度提升發(fā)動(dòng)機(jī)的推力，使火箭、飛船、飛機(jī)的整體重量增加。最終將導(dǎo)致成本大幅度提升。因此，有效降低航空、航天領(lǐng)域的箭載、船載、機(jī)載電子系統(tǒng)中的嵌入式計(jì)算機(jī)系統(tǒng)的重量尤為重要，如何減小嵌入式計(jì)算機(jī)的體積和重量也越來越受到航空、航天領(lǐng)域設(shè)計(jì)人員的關(guān)注。

　　在工業(yè)控制及民用消費(fèi)類電子領(lǐng)域，各種手持設(shè)備如掌上電腦、移動(dòng)通信設(shè)備、各類手持機(jī)等都依賴于嵌入式計(jì)算機(jī)系統(tǒng)。如何較小嵌入式計(jì)算機(jī)的體積，是手持設(shè)備提升性能，降低成本，提高產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力的關(guān)鍵。

　　近些年來，隨著集成電路的集成度越來越高，嵌入式計(jì)算機(jī)芯片的功能越來越強(qiáng)大，可集成存儲(chǔ)器、串口、網(wǎng)口、USB、SPI、I2C等多種外設(shè)及接口，但由于嵌入式計(jì)算機(jī)芯片本身難以實(shí)現(xiàn)功率器件及大容量數(shù)據(jù)存儲(chǔ)器的集成，因此在使用過程中外圍接口的功率驅(qū)動(dòng)電路以及大容量數(shù)據(jù)存儲(chǔ)還需依賴平面板級(jí)設(shè)計(jì)來實(shí)現(xiàn)，這就給進(jìn)一步提高嵌入式計(jì)算機(jī)系統(tǒng)的集成度，降低體積帶來一定的限制。隨著SIP立體封裝技術(shù)的出現(xiàn)，為嵌入式計(jì)算機(jī)系統(tǒng)的進(jìn)一步集成創(chuàng)造了條件。SIP立體封裝技術(shù)可改變嵌入式計(jì)算機(jī)系統(tǒng)傳統(tǒng)的平面板級(jí)設(shè)計(jì)模式，將嵌入式計(jì)算機(jī)系統(tǒng)的處理器、存儲(chǔ)器、外圍功率驅(qū)動(dòng)接口等在三維空間內(nèi)進(jìn)行集成，可有效降低器件對(duì)PCB板的占用面積，從而大幅度降低嵌入式計(jì)算機(jī)系統(tǒng)的體積，減輕電子系統(tǒng)的整體重量，降低整體設(shè)備的成本。

　　5 SIP立體封裝嵌入式計(jì)算機(jī)模塊簡(jiǎn)介

　　SiP微型計(jì)算機(jī)系統(tǒng)芯片是一種具有大容量存儲(chǔ)及多種外設(shè)接口的計(jì)算機(jī)系統(tǒng)芯片;其內(nèi)部不僅可集成微處理器、大容量的SRAM、FLASH或SDRAM，而且還可集成UART、GPIO、I2C、SPI、網(wǎng)絡(luò)等多種外圍接口，使之構(gòu)成一個(gè)功能強(qiáng)大的計(jì)算機(jī)系統(tǒng)。

　　在芯片設(shè)計(jì)時(shí)，一般情況下按照系統(tǒng)各部分的功能，將系統(tǒng)劃分為處理器層、存儲(chǔ)器層、外設(shè)接口層等。各層在垂直方向上進(jìn)行堆疊，再將各層之間需要連接的信號(hào)互連起來，最終構(gòu)成一個(gè)完整的計(jì)算機(jī)系統(tǒng)模塊(如圖2所示)。采用SIP立體封裝技術(shù)構(gòu)成的嵌入式計(jì)算機(jī)系統(tǒng)模塊，和傳統(tǒng)的平面板級(jí)系統(tǒng)節(jié)省PCB占用面積達(dá)80%以上，可大幅度縮小嵌入式計(jì)算機(jī)系統(tǒng)的體積和重量。而且由于系統(tǒng)各部分之間的連接線路大幅縮短，從而系統(tǒng)的運(yùn)行速度、抗干擾特性、功耗等均有顯著改善，可靠性大幅度提升。

　　圖2 SIP立體封裝嵌入式計(jì)算機(jī)模塊堆疊示意圖

　　珠海歐比特公司根據(jù)航空、航天領(lǐng)域的需求，開發(fā)了基于SIP立體封裝技術(shù)的嵌入式計(jì)算機(jī)系統(tǒng)模塊。該模塊集成了SPARC V8架構(gòu)的S698-T SOC芯片、SRAM、FLASH ROM、1553B總線接口、ARINC429總線接口、RS232接口、GPIO、AD轉(zhuǎn)換接口等。用戶僅需要很少的外部元件(電源、接插件)即可作為1553B總線節(jié)點(diǎn)計(jì)算機(jī)使用(其結(jié)構(gòu)如圖3所示)。該計(jì)算機(jī)系統(tǒng)模塊預(yù)留了外部總線接口，用戶可方便地進(jìn)行系統(tǒng)擴(kuò)展設(shè)計(jì)。該模塊可以替代原來的一塊或數(shù)塊電路板，甚至可以替代原來的一臺(tái)計(jì)算機(jī)。

　　圖3 總線型SIP立體封裝微型計(jì)算機(jī)系統(tǒng)芯片構(gòu)成框圖

　　該計(jì)算機(jī)系統(tǒng)模塊采用四層堆疊結(jié)構(gòu)，采用144腳QFP封裝，外形尺寸如圖4所示。

　　(1) 第一層主要包括：處理器、晶振、內(nèi)核電源轉(zhuǎn)換芯片等;

　　(2) 第二層主要包括：2片1M×16bit 數(shù)據(jù)SRAM;

　　(3) 第三層主要包括：1片2M×16bit程序FLASH;

　　(4) 第四層主要包括：1553B電平轉(zhuǎn)換、RS232電平轉(zhuǎn)換、系統(tǒng)復(fù)位電路等。

　　圖4 SIP立體封裝微型計(jì)算機(jī)系統(tǒng)芯片外形尺寸圖

　　6 結(jié)束語

　　綜上所述，SIP立體封裝是一項(xiàng)新興的立體封裝技術(shù)，雖然目前該技術(shù)還處于初期發(fā)展階段，其產(chǎn)品應(yīng)用還局限于航空、航天、軍事及高端工業(yè)控制領(lǐng)域，但隨著技術(shù)的進(jìn)步，材料成本和生產(chǎn)效率的逐步提高，未來幾年內(nèi)，將廣泛應(yīng)用于各類嵌入式計(jì)算機(jī)系統(tǒng)中，具有非常廣闊的市場(chǎng)前景。

　　參考文獻(xiàn)：

　　[1] 珠海歐比特控制工程股份有限公司. VDS25632VQ12使用說明書. 2011.

　　[2] 珠海歐比特控制工程股份有限公司. VDSD51208VQ133使用說明書. 2011.

　　[3] 珠海歐比特控制工程股份有限公司. S698-T芯片用戶手冊(cè). 2011.