<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于DDR NAND閃存的高性能嵌入式接口設計

          基于DDR NAND閃存的高性能嵌入式接口設計

          作者: 時間:2011-05-24 來源:網絡 收藏

          摘要:介紹了一種最新 技術,它突破了傳統(tǒng) Flash 50 MHz的讀寫頻率限制,提供更好的讀寫速度,以適應高清播放和高清監(jiān)控等高存儲要求的應用。分析該新型軟硬件方法。
          關鍵詞: ;NAND Flash;1080P;

          隨著Android手持多媒體電子消費產品的風行,高畫質監(jiān)控系統(tǒng)的普及,1080P全高清支持已成為各種多媒體設備未來占領市場的必備武器,目前許多產品對1080P實時解碼已突破并實現,但在1080P實時編碼方面還是寥寥無幾,其中一個重要因素是帶寬太大,當今流行的存儲設備NAND Flash已以達到要求。在此情況下,存儲器生產商開發(fā)出新一代設備 NAND。

          1 DDR NAND閃存的特性
          與傳統(tǒng)的48腳NAND Flash引腳定義不同,DDRNAND閃存不再分別劃分讀時鐘(RE#)和寫時鐘(WE#),而是將讀寫合為1個時鐘,即CLK,而用W/R引腳的高低來區(qū)分這次是讀操作還是寫操作,如圖1所示。數據I/O也改為正負雙沿采集的DQ數據線。如圖1中DDR NAND閃存部分所示,各引腳功能說明如下:
          CE1#~CE4#:片選信號,低為使能。一個48腳的物理NAND Flash片子最多能同時包含(封裝)4個NAND Flash。
          CLE:命令鎖存使能信號,高為使能。
          ALE:地址鎖存使能信號,高為使能
          CLK:時鐘信號。
          W/R#:區(qū)分讀寫操作信號,高為寫,低為讀。
          DQ0~DQ7:數據/地址/命令復用數據線。
          R/B1#~R/B4#:NAND狀態(tài)信號線。
          VCC,VCCQ:接電源。
          VSS,VSSQ:接地。
          R:無定義。

          本文引用地址:http://www.ex-cimer.com/article/150710.htm

          a.jpg

          linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();