基于Hyperlynx的DDR2嵌入式系統(tǒng)設(shè)計(jì)與仿真
作者：
時(shí)間：2010-11-05
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
圖4為修改Layout布線和端接電阻以及阻抗值等設(shè)計(jì)后的仿真眼圖，從圖4可以明顯直觀地看到，修改之后信號(hào)狀況大大改觀，而且可以直接讀出眼寬、高電平值、低電平值、采樣眼寬等信號(hào)眼圖的重要數(shù)據(jù)，以便于確定硬件和PCB設(shè)計(jì)。本文引用地址：http://www.ex-cimer.com/article/151378.htm
同理，可以對(duì)重要的差分信號(hào)和時(shí)鐘信號(hào)進(jìn)行仿真。而DDR2中新增加的ODT(On Die Termintation)功能在仿真中可以得到體現(xiàn)。通過(guò)不設(shè)置以及設(shè)置ODT的值，可以直觀地在眼圖以及客觀地在仿真結(jié)果數(shù)據(jù)一欄中得出合成差分信號(hào)的質(zhì)量。圖5為差分信號(hào)的仿真結(jié)果眼圖。
通過(guò)眼圖和數(shù)據(jù)，可以確定最優(yōu)差分阻抗和ODT值的設(shè)置。
高速信號(hào)的PCB優(yōu)化設(shè)計(jì)，可以在PCB的設(shè)計(jì)階段，運(yùn)用Hyperlyxn仿真工具和IBIS驅(qū)動(dòng)模型，對(duì)高速信號(hào)設(shè)計(jì)中的關(guān)鍵信號(hào)進(jìn)行完整性仿真和時(shí)序分析、EMI仿真、分析和優(yōu)化，可以發(fā)現(xiàn)PCB制好后調(diào)試中可能出現(xiàn)的問(wèn)題，從而可以節(jié)約成本、縮短產(chǎn)品的設(shè)計(jì)時(shí)間。
linux操作系統(tǒng)文章專(zhuān)題:linux操作系統(tǒng)詳解（linux不再難懂）
評(píng)論