解密16Gb MLC NAND閃存表象下的技術細節(jié)

IMFT使用的先進工藝可以顯著地改變消費電子產(chǎn)品的設計和使用方式。這些高密度、高性能閃存器件使得Intel支持的Robson閃存緩存技術以及混合SSD/HD系統(tǒng)(受到微軟、Sandisk和希捷的支持)得以實現(xiàn)。這些技術很可能出現(xiàn)在那些需要大量存儲器的產(chǎn)品中，例如臺式電腦和筆記本電腦。微型MLC NAND閃存器件可以存儲大量的數(shù)據(jù)，這些器件不需要供電就能保持數(shù)據(jù)。因為閃存器件中沒有可移動的部件，因此它比硬盤更能承受震動，最終有可能替代硬盤。這種堅固性非常適合移動應用，特別是汽車應用，比如GPS導航系統(tǒng)以及高端汽車娛樂系統(tǒng)。

采用混合HD或Robson閃存緩存實現(xiàn)的閃存的數(shù)據(jù)訪問速度可以比傳統(tǒng)的USB閃存盤快100倍，這一點有助于提高那些蜂窩電話和PDA等移動設備的移動性和功能性。包括U盤、MP3播放器、數(shù)碼相機、導航系統(tǒng)以及數(shù)據(jù)刻錄機在內(nèi)的其它產(chǎn)品也必將從這些新一代閃存器件中獲益。

如果是從閃存而不是從硬盤中加載，典型的微軟Word文檔的打開時間將不到十分之一秒 (即使是非常大的文檔也不會超過5秒)，而Windows XP的啟動時間也不會超過15秒鐘，而且還具有將所有移動部件用一個元件整體替代的固有可靠性。閃存的優(yōu)點還不止這些，就拿數(shù)碼相機存儲卡來說，如果每天讀寫約1000幅照片，那么在需要更換之前可以使用的時間將長達7年。因此這種卡在真正壽終正寢之前還有機會在新的相機中重復使用。

從50納米啟程

為滿足英特爾-美光合作項目的高預期，IMFT必須縮小與關鍵競爭者東芝和三星公司之間的技術差距。Semiconductor Insights公司在2006年9月份的報告中詳細指出，IMFT為實現(xiàn)在2006年的第三季度發(fā)布50納米、4Gb SLC閃存產(chǎn)品煞費苦心。從分析報告中可以明顯看出，IMFT放棄了它的兩個母公司采用的傳統(tǒng)策略。美光從一個成本和制造創(chuàng)新者轉(zhuǎn)變?yōu)榱饲把丶夹g的創(chuàng)新企業(yè)，這個變化是非常巨大的。

但是IMFT并沒有完全彌合上述差距，還差那么一點點。競爭對手東芝公司一直以來使用MLC技術優(yōu)化存儲器密度，能用8Gb、70納米閃存工藝技術實現(xiàn)高達56.5Mb/mm2的存儲器位密度。IMFT的4Gb SLC閃存器件即使采用其先進的50納米技術，也不能達到東芝的41.8Mb/mm2密度。

IMFT公司的4Gb器件采用三層金屬、三種聚合物、50納米CMOS工藝制造。盡管美光公司很早就以DRAM互連工藝實現(xiàn)了銅連接，但IMFT在金屬層2和3中采用了一種更保守的鋁互連工藝，而金屬層1則采用了創(chuàng)新的鎢過孔優(yōu)先的雙鑲嵌(dual damascene)技術。

用于4Gb器件的特殊淺溝道隔離工藝可以用來實現(xiàn)具有交互多晶硅電容結(jié)構(gòu)的三柵氧工藝技術。這是一種創(chuàng)新的隔離方法：在有效區(qū)域硬掩膜/STI拋光阻隔層形成之前形成柵極電介質(zhì)。IMFT使用了多晶硅硬掩膜(類似于氮化物頂層)替代傳統(tǒng)的氮化硅，因此與傳統(tǒng)方法的差別更加擴大。

在經(jīng)過STI蝕刻、填充和平整后，就形成了與隔離表面共面的內(nèi)嵌多晶硅層。在厚的高壓氧化物生長的區(qū)域，這種多晶硅層被用作多晶硅電容的低極板，并且具有高質(zhì)量的CMP完工界面。屏蔽式清除隨后沉積的ONO電容電介質(zhì)即可提供第二個聚合物層到低位電容極板的接觸區(qū)域。在晶體管柵電極將被形成的區(qū)域中， ONO層將被完全清除掉。

16Gb超級大轉(zhuǎn)變

IMFT的“下一代”50納米16Gb MLC工藝實際上是一種不嚴格的“近似40納米”的工藝技術。與前一代技術一樣，這種器件也是采用三層金屬、三種聚合物工藝制造的。粗看起來，這種宣稱的50納米16Gb MLC器件并無什么特別的，甚至感覺它推出得遲了(想一想自從4Gb SLC閃存產(chǎn)品推出以來過了多長時間吧)。但是，這只是表面現(xiàn)象，真正要理解這種產(chǎn)品和早期的50納米產(chǎn)品有多大的差異，必須要詳細了解器件的內(nèi)部。

首先，IMFT的工程師已從基于鋁的互連技術轉(zhuǎn)向了銅互連技術。這種新的工藝將更容易地調(diào)整金屬化層來適應接近40納米的設計。使用鎢過孔優(yōu)先的雙鑲嵌技術形成的金屬層1可以很簡單地從4Gb版本轉(zhuǎn)移到新的16Gb閃存器件；我們可以看到金屬層1是否會在40納米工藝時第二次用到。

IMFT還修改了淺溝道隔離的集成順序。這種修改為存儲器陣列中的有效區(qū)域間距提供了可縮放性(這對于IMFT推動下一代工藝節(jié)點很關鍵)，Semiconductor Insights對此有很詳細的研究。有趣的是，盡管這種修改允許縮放，但在這個順序中的某些步驟看起來并不具有任何技術優(yōu)勢。有人不禁會認為，這種方法是否是為了回避其他閃存提供商擁有的STI工藝順序。

最后，這個器件上幾乎20%的陣列聚合物寬度減少應該能降低陣列中的電容性耦合，并改善整體的功率和速度性能。這將進一步確定針對下一代技術節(jié)點的工藝，特別是如果低k值材料被用來進一步降低存儲器陣列中的耦合。

揭開表象

東芝和IMFT的16Gb MLC NAND閃存器件背后具有不同的細節(jié)。東芝在其推出的16Gb、56納米MLC器件上實現(xiàn)了令人印象深刻的94.5Mb/mm2存儲位密度；但是IMFT在其16Gb MC器件上實現(xiàn)了98.7Mb/mm2的密度，已經(jīng)超過了東芝的存儲位密度，并且?guī)缀跖c競爭對手三星公司的51納米、16Gb NAND器件的101.7MB/mm2存儲密度相當。

再加上IMFT的浮柵寬度已經(jīng)降低了20%，你就不會意外地看到明年初他們推出采用對目前50納米工藝稍加修改的新工藝開發(fā)的樣片。從更大的角度來說，每次技術遷移都能讓我們進一步接近更高性價比的固態(tài)驅(qū)動器。當我們實現(xiàn)超越時，必將出現(xiàn)新的消費產(chǎn)品，并產(chǎn)生對半導體技術領域更高容量的需求。過去幾年中我們在半導體行業(yè)獲益良多，我非常期待這樣的技術進步。

圖1：多晶硅電容結(jié)構(gòu)。底部的黑線是低位多晶硅板