瑞薩科技開(kāi)發(fā)用于45納米節(jié)點(diǎn)及以上工藝芯片晶體管技術(shù)

瑞薩科技開(kāi)發(fā)用于45納米節(jié)點(diǎn)及以上工藝芯片的高性能、低成本晶體管技術(shù)
--可以經(jīng)濟(jì)地生產(chǎn)帶有采用金屬（P型）和多晶硅（N型）柵極混合結(jié)構(gòu)的CMIS晶體管
而不必對(duì)現(xiàn)有的制造工藝進(jìn)行重要改變—

瑞薩科技公司（Renesas Technology Corp.）今天宣布，開(kāi)發(fā)出一種可用于45nm（納米）節(jié)點(diǎn)及以上工藝微處理器和SoC（系統(tǒng)級(jí)芯片）產(chǎn)品的高性能和低成本晶體管技術(shù)。新開(kāi)發(fā)的技術(shù)包括采用P型晶體管金屬柵極，以及N型晶體管傳統(tǒng)多晶硅柵極的混合結(jié)構(gòu)的高性能CMIS*1晶體管。它可以在不必改變當(dāng)前制造工藝的條件下實(shí)現(xiàn)，進(jìn)而降低生產(chǎn)成本。采用新技術(shù)制造的帶有40nm長(zhǎng)度柵極的原型晶體管展現(xiàn)了出眾的性能。其620μA/μmN型晶體管的驅(qū)動(dòng)能力，以及360μA/μm的P型晶體管驅(qū)動(dòng)能力都達(dá)到了全球最高水平。此外，已確認(rèn)在可靠性方面例如柵極絕緣體強(qiáng)度沒(méi)有任何問(wèn)題，即使是采用新開(kāi)發(fā)的生產(chǎn)工藝流程。

瑞薩科技將在于12月11日在美國(guó)舊金山舉行的2006年IEEE的國(guó)際電子器件會(huì)議上展示這一成果。預(yù)期這種創(chuàng)新的晶體管制造方法優(yōu)和技術(shù)將有助于制造高速、低功耗的先進(jìn)SoC產(chǎn)品并可降低成本。

<背景>
最近幾年，隨著普遍存在的網(wǎng)絡(luò)時(shí)代的來(lái)臨，對(duì)具有更高水平功能和性能的多種類型設(shè)備，以及能夠延長(zhǎng)電池壽命的移動(dòng)設(shè)備的需求十分迫切。先進(jìn)半導(dǎo)體器件對(duì)使結(jié)合高性能和低功耗的產(chǎn)品成為現(xiàn)實(shí)至關(guān)重要。超精細(xì)半導(dǎo)體制造工藝將為實(shí)現(xiàn)增強(qiáng)功能和降低功耗提供一種高度集成的方法。然而，隨著超精細(xì)半導(dǎo)體制造工藝的進(jìn)展，用于晶體管的柵極絕緣體將變得更加纖巧。這將導(dǎo)致一個(gè)嚴(yán)峻的問(wèn)題，例如由于隧道現(xiàn)象*2引起的柵極漏電流的增加。一種有效的解決方案是在氧化硅薄膜的頂層使用一種高介電系數(shù)絕緣體，即所謂高k材料。然而，使用高k材料會(huì)導(dǎo)致一種稱為“費(fèi)米能級(jí)釘扎效應(yīng)（Fermi level pinning）”的現(xiàn)象，它將使晶體管的門(mén)限電壓處于高位*3。金屬柵極的推出是一種抑制這種現(xiàn)象的有效方法，它被認(rèn)為將在45nm節(jié)點(diǎn)及以上工藝中發(fā)揮十分重要的作用。

由于這個(gè)原因，業(yè)界正在積極努力開(kāi)發(fā)雙金屬柵極晶體管技術(shù)，它結(jié)合了高k材料和金屬柵極，并適用于N型和P型晶體管。不過(guò)，這些努力還要解決以下問(wèn)題：

（1）    有兩類晶體管：1.N型晶體管（它利用帶有負(fù)電荷的電子運(yùn)行）和2.P型晶體管（它利用帶有正電荷的空穴運(yùn)行）。這意味著金屬柵極必須由兩種不同材料組成，一種適用于N型晶體管，而另一種適用于P型晶體管。
（2）    如果使用兩種材料，一種用于N型晶體管，另一種用于P型晶體管，材料的可使用性是不同的，每種材料都需要獨(dú)立的設(shè)備。這將增加制造工藝的復(fù)雜性和步驟，從而導(dǎo)致較高的生產(chǎn)成本。
（3）    還有一些必須解決的物理問(wèn)題。例如，N型金屬柵極的特性會(huì)隨制造工藝期間熱處理（大約為1,000℃）而變化。

<技術(shù)細(xì)節(jié)>
面對(duì)這個(gè)背景，瑞薩科技一直在進(jìn)行45nm節(jié)點(diǎn)及以上工藝晶體管的研發(fā)工作。其成果之一是新開(kāi)發(fā)的混合CMIS晶體管技術(shù)。高k材料由氮氧化鉿硅（HfSiON）制造，它能夠簡(jiǎn)單地利用氖離子植入形成，并利用較早的制造工藝對(duì)鈦氮化物層進(jìn)行最小限度的處理。此外，晶體管性能夠滿足或超過(guò)傳統(tǒng)雙金屬柵極晶體管。其驅(qū)動(dòng)能力已獲得了全球最高的水平的認(rèn)可。
新開(kāi)發(fā)技術(shù)的細(xì)節(jié)如下。

（1）帶有金屬P型柵極和多晶硅N型柵極的混合結(jié)構(gòu)
柵極材料采用了一種混合結(jié)構(gòu)，P型晶體管為多晶硅和金屬鈦氮化物，而N型晶體管為傳統(tǒng)的多晶硅。由于費(fèi)米能級(jí)釘扎效應(yīng)增加的影響，P型晶體管采用的傳統(tǒng)的多晶硅和HfSiON的柵極結(jié)構(gòu)將會(huì)導(dǎo)致柵極損耗增加，需要較厚的絕緣層和高門(mén)限電壓（導(dǎo)通電壓）。選擇鈦氮化物（TiN）作為高介電系數(shù)薄膜頂層的柵極材料可以解決這個(gè)問(wèn)題。這可以防止門(mén)限電壓變得太高。相比之下，N型晶體管很少受到釘扎效應(yīng)的影響。因此，采用較早的工藝，高濃度磷的多晶硅柵極可用于抑制柵極損耗。實(shí)現(xiàn)混合結(jié)構(gòu)P型晶體管采用了以下技術(shù)。

1.    氮環(huán)境退火*4以抑制擴(kuò)散進(jìn)鈦氮化物電極的鉿
結(jié)合HfSiON薄膜和鈦氮化物電極制造工藝，采用正常的1,000℃以上的溫度進(jìn)行熱處理。這時(shí)來(lái)自HfSiON薄膜的鉿能夠擴(kuò)散到鈦氮化物中，從而導(dǎo)致鉿污染鈦氮化物電極。這將產(chǎn)生具有與絕緣層具有相同特性的層，并導(dǎo)致柵極損耗。新技術(shù)在形成HfSiON薄膜后增加了一個(gè)氮環(huán)境退火步驟。這將加強(qiáng)與鉿的粘合，并抑制其擴(kuò)散到鈦氮化物中。

2.    用來(lái)控制門(mén)限電壓和改進(jìn)空穴遷移率的氖離子植入
以前有報(bào)告稱，通過(guò)在通道中進(jìn)行氖離子植入可以控制P型晶體管的門(mén)限電壓，而且植入氖可以改善空穴遷移率。氖離子植入技術(shù)和金屬柵極技術(shù)可以比沒(méi)有采用該技術(shù)生產(chǎn)的晶體管提高驅(qū)動(dòng)能力大約70%。

（2）低損壞蝕刻技術(shù)可以在N型晶體管制造中使用鈦氮化物
N型晶體管不需要使用鈦氮化物電極。不過(guò)，消除N型晶體管區(qū)域的金屬柵極可能破壞底層的HfSiON薄膜。新技術(shù)采用了低損壞蝕刻的方法來(lái)解決這個(gè)問(wèn)題。對(duì)采用這種蝕刻的方法形成的柵極絕緣層的評(píng)估表明，柵極氧化物的可靠性相當(dāng)于沒(méi)有受蝕刻影響的絕緣層。