如何用FPGA構(gòu)建便攜式超聲系統(tǒng)？

波束形成器

超聲波束形成器包括兩個組成部分。發(fā)射波束形成器(又稱Tx波束形成器)負(fù)責(zé)啟動掃描線并生成發(fā)送給換能器元件的定時脈沖串，以設(shè)置對象所需的聚焦點。接收波束形成器(又稱Rx波束形成器)負(fù)責(zé)從模擬前端接收回波波形數(shù)據(jù)，并將數(shù)據(jù)通過濾波、開窗(切趾術(shù))、求和及解調(diào)整理為代表性掃描線。這兩個波束形成器模塊保持時間同步，連續(xù)向彼此傳送時序、位置和控制數(shù)據(jù)。

Tx波束形成器負(fù)責(zé)定時數(shù)字脈沖串的導(dǎo)向(steering)和生成，該脈沖串外部轉(zhuǎn)換為換能器的高壓脈沖。根據(jù)給定掃描線聚焦超聲波束所需的即時位置可實時計算出延遲。Tx波束形成器模塊相當(dāng)小，占用的邏輯資源不到Rx波束形成器的10%。其包括時序生成器和脈沖成形，通常并行連接到外部DAC。

Rx波束形成器對原始換能器Rx數(shù)據(jù)進(jìn)行分析，以提取并聚集成超聲掃描線。這是一個DSP密集型模塊，會占用大量的邏輯資源。圖6對處理步驟和子模塊進(jìn)行了匯總。

圖6 Rx波束形成器功能步驟

每個通道都要進(jìn)行上述每個步驟，直到最后求和;而每個掃描線則需要進(jìn)行其他步驟。這是一種典型的處理流程，實際超聲實施方案可采用上述步驟的任意組合，并配合其他專有處理模塊。

后端處理

后端處理引擎通常包括B模、M模、多普勒和彩色血流處理功能塊。上述功能塊同時工作，執(zhí)行多種不同的任務(wù)。B模處理引擎負(fù)責(zé)接收解調(diào)和壓縮的掃描線，并用內(nèi)插和灰度映射在掃描線基礎(chǔ)上形成二維灰度圖像。M模將一段時間內(nèi)的數(shù)據(jù)點加以比較，從而識別出聲源的運(yùn)動、速度和運(yùn)動位置。多普勒處理來自多普勒專用模擬前端的數(shù)據(jù)，并生成精確的方向和速度信息。彩色血流處理模塊將色度映射到運(yùn)動數(shù)據(jù)上，反映出速度和方向，再將其覆蓋到B模功能塊生成的灰度圖上。隨后后端進(jìn)行清空，根據(jù)超聲醫(yī)師和所用顯示設(shè)備的要求調(diào)節(jié)圖像，并存儲、顯示和發(fā)送靜態(tài)輸出及視頻輸出。

我們可在超聲系統(tǒng)中使用多種不同增強(qiáng)技術(shù)來減少斑點，改進(jìn)聚焦，并設(shè)置對比度和灰度深度。例如：角復(fù)合、小波分解、各向異性雙邊濾波、直方圖均衡化、幀平滑、邊緣檢測等。

功耗

降低功耗是一項主要的設(shè)計約束。就便攜式醫(yī)療超聲系統(tǒng)而言，降低功耗至關(guān)重要。醫(yī)療系統(tǒng)電源對安全性和質(zhì)量也有著嚴(yán)格的標(biāo)準(zhǔn)要求。在滿足上述安全性和質(zhì)量標(biāo)準(zhǔn)要求的同時，一旦對功率要求有所提升，電源設(shè)計必將面臨非常嚴(yán)峻的成本和復(fù)雜性挑戰(zhàn)。

散熱也是降低功耗的一大原因。必須做好散熱工作，確保系統(tǒng)組件的溫度在適當(dāng)?shù)墓ぷ鞣秶鷥?nèi)。因此我們必須認(rèn)真設(shè)計散熱片、風(fēng)扇、封裝和PCB。而FPGA有助于解決上述一些功耗約束難題。

便攜式超聲系統(tǒng)的接口復(fù)雜性

便攜式超聲系統(tǒng)在小型封裝中集成了眾多不同類型的組件。每個組件都有不同的接口要求，這就需要我們采用多樣化的連接解決方案。

便攜式超聲系統(tǒng)接口存在三大問題。其一，就是波束形成器邏輯和數(shù)據(jù)轉(zhuǎn)換器之間AFE接口的I/O數(shù)量較多。JESD204A為未來的超聲系統(tǒng)提供了極富吸引力的解決方案。

其二，就是前端和后端處理模塊之間的問題。為了盡可能減少I/O數(shù)量，我們通常在兩個不同領(lǐng)域之間使用高速SerDes鏈接。在高端系統(tǒng)中(通常為購物車外形)，我們可用PCIe背板來滿足高帶寬要求。圖7給出了現(xiàn)代便攜式超聲系統(tǒng)中的主要接口。

圖7 典型便攜式超聲接口

其三，就是設(shè)計人員往往受制于常用組件的成本和I/O方面的限制。FPGA能夠讓設(shè)計人員在單個器件中集成多種系統(tǒng)功能。該器件將一系列可配置存儲器、DSP和I/O與大量邏輯單元緊密集成在一起，并采用先進(jìn)的工藝技術(shù)制造而成。單個器件系統(tǒng)集成大幅降低了物理PCB級連接的技術(shù)挑戰(zhàn)和成本壓力。由于FPGA芯片由FPGA制造商設(shè)計，因此用戶不必?fù)?dān)心NRE及生產(chǎn)成本。用戶只需創(chuàng)建設(shè)計，把設(shè)計文件下載到FPGA器件上，就能完成特定設(shè)計的配置工作。

賽靈思FPGA在便攜式超聲系統(tǒng)中的應(yīng)用

賽靈思FPGA可幫助便攜式超聲供應(yīng)商更好地推出小型化高性能低功耗產(chǎn)品。

降低功耗

降低功耗的主要原因在于：(1)在電池或發(fā)電機(jī)供電情況下延長工作時間;(2)減少對電源性能的需求(電源性能受制于嚴(yán)格的質(zhì)量與安全控制要求);(3)最大限度地減少系統(tǒng)熱量，從而減少散熱管理設(shè)計的成本、尺寸和重量。

賽靈思FPGA能夠在技術(shù)、架構(gòu)和設(shè)計工具三個方面進(jìn)一步降低便攜式超聲設(shè)計的功耗。

圖8顯示了Virtex-6器件的一般晶體管組合，能夠以最低功耗滿足所需的性能基準(zhǔn)要求。這種方案也在7系列FPGA中得以延續(xù)，而且與前代產(chǎn)品系列和業(yè)界競爭型FPGA相比，利用28nm定制工藝能將靜態(tài)功耗銳降40–80%。

圖8 Virtex-6 FPGA中的8種晶體管類型分布

降低功耗不僅限于工藝技術(shù)層面，通過采用較低功耗的LUT6架構(gòu)，實現(xiàn)更多時鐘門控選項以及嵌入PCI Express、以太網(wǎng)MAC等關(guān)鍵IP模塊，并創(chuàng)建更直接的路由選項，我們能夠進(jìn)一步降低功耗，從而減小連接點之間的電容。對于需要最小化功耗的應(yīng)用領(lǐng)域而言，相對于前代FPGA而言功耗也能實現(xiàn)50%的顯著改進(jìn)。