如何用FPGA構(gòu)建便攜式超聲系統(tǒng)？

賽靈思獨(dú)特的自動(dòng)時(shí)鐘門控技術(shù)能將動(dòng)態(tài)功耗降低多達(dá)30%。下一步重要工作就是用賽靈思的XPower Analyzer全面分析設(shè)計(jì)功耗情況，如圖9所示。

圖9 XPower Power分析界面

該工具可提供準(zhǔn)確的實(shí)現(xiàn)后功耗分析，凸顯了潛在能夠降低功耗的設(shè)計(jì)區(qū)域。根據(jù)功耗瓶頸情況，用戶能夠?qū)崿F(xiàn)賽靈思自動(dòng)化功耗改進(jìn)工具的任意組合，如邏輯再綜合、功耗優(yōu)化放置以及路由電容優(yōu)化等。如果仍需要進(jìn)一步降低功耗，我們還能用XPower工具來(lái)明確哪些模塊產(chǎn)生的功耗最多，哪些設(shè)計(jì)方法最適用于降低動(dòng)態(tài)功耗。

采用賽靈思FPGA從容應(yīng)對(duì)接口挑戰(zhàn)

便攜式超聲系統(tǒng)中最關(guān)鍵的接口瓶頸是AFE到波束形成器的接口，我們?cè)诖诵枰罅縄/O與并行DAC和LVDSADC接口相連。

為了進(jìn)一步降低AFE到波束形成器接口的復(fù)雜性，模擬供應(yīng)商采用高速串行JEDEC JESD204A標(biāo)準(zhǔn)作為從ADC向DAC傳輸數(shù)據(jù)的高效途徑，其速率可高達(dá)每通道每秒3.125Gb。賽靈思能夠?yàn)椴捎肎TP/GTX收發(fā)器的ESD204A標(biāo)準(zhǔn)提供全方位的支持。

雖然JESD204A標(biāo)準(zhǔn)是比較受青睞的解決方案，但在多個(gè)低邏輯密度的高引腳數(shù)FPGA上對(duì)前端設(shè)計(jì)進(jìn)行分區(qū)更合適。這種方案幾乎徹底杜絕了在以下方面同時(shí)進(jìn)行輸出(SSO)轉(zhuǎn)換的問(wèn)題，如：在更多VCC/GND對(duì)上分布I/O;為PCB布局工程師提供更大的工作面積(這可進(jìn)一步避免PCB路由擁堵問(wèn)題)，以及;為在更大的封裝和PCB空間(可作為散熱片發(fā)揮作用)中進(jìn)行布局設(shè)計(jì)減少了散熱管理問(wèn)題。不過(guò)，設(shè)計(jì)分區(qū)也會(huì)帶來(lái)PCB尺寸放大的不利影響，進(jìn)而導(dǎo)致系統(tǒng)體積增大，因此設(shè)計(jì)人員應(yīng)當(dāng)根據(jù)空間約束、通道數(shù)量以及模擬前端的設(shè)計(jì)要求實(shí)現(xiàn)良好的平衡。

在此情況下，FPGA可謂最佳解決方案，能實(shí)現(xiàn)較多的引腳數(shù)量，同時(shí)還具有大容量的片上存儲(chǔ)器。

可高度擴(kuò)展的設(shè)計(jì)

如果采用7系列FPGA的統(tǒng)一架構(gòu)，就能大幅縮短開(kāi)發(fā)時(shí)間，確保用戶快速在整個(gè)產(chǎn)品系列中實(shí)現(xiàn)設(shè)計(jì)模塊的移植。此外，IP核的可用性也能顯著獲得提升，因?yàn)橘愳`思和IP核合作伙伴僅需一次性優(yōu)化IP核即可，隨后就能根據(jù)不同的器件要求加以調(diào)整，從而盡可能減少修改幅度，而且每個(gè)系列的重復(fù)驗(yàn)證也會(huì)很方便。統(tǒng)一架構(gòu)的另一優(yōu)勢(shì)在于其能在較短的時(shí)間內(nèi)為新的超生系統(tǒng)獲得醫(yī)療設(shè)備認(rèn)證，因?yàn)榇蟛糠諬DL代碼都能在不同產(chǎn)品系列上實(shí)現(xiàn)重復(fù)利用，在某些情況下甚至包括網(wǎng)表的重復(fù)利用。

總而言之，賽靈思的通用架構(gòu)能大幅提高超聲系統(tǒng)供應(yīng)商的規(guī)模經(jīng)濟(jì)效益，幫助他們提供多種不同的系統(tǒng)功能和復(fù)雜性選擇，同時(shí)還能縮短開(kāi)發(fā)時(shí)間和產(chǎn)品的批準(zhǔn)認(rèn)證時(shí)間，使供應(yīng)商能夠更方便地根據(jù)不同應(yīng)用需求使用性價(jià)比最高的器件。

賽靈思IP核

賽靈思IP核是賽靈思設(shè)計(jì)方案的關(guān)鍵構(gòu)建塊。種類豐富的基礎(chǔ)IP核可滿足FPGA設(shè)計(jì)人員的一般性需求，而穩(wěn)健可靠的特定領(lǐng)域和特定市場(chǎng)IP核則能滿足DSP、嵌入式和連接設(shè)計(jì)的特定需求。超聲系統(tǒng)所需的眾多關(guān)鍵DSP功能和連接接口都可作為賽靈思或合作伙伴的IP核提供。使用賽靈思IP核不僅能夠最大限度地縮短開(kāi)發(fā)時(shí)間，并且還能幫助用戶集中精力實(shí)現(xiàn)產(chǎn)品差異化設(shè)計(jì)，而非標(biāo)準(zhǔn)功能開(kāi)發(fā)——這是使用賽靈思產(chǎn)品的一項(xiàng)獨(dú)到的優(yōu)勢(shì)。

總結(jié)

Spartan-6、Virtex-6和7系列FPGA均可提供專用ASIC和DSP的高性能，同時(shí)還具備極低NRE成本、大幅縮短產(chǎn)品上市時(shí)間、便于設(shè)計(jì)移植、高I/O數(shù)量和PCB布局簡(jiǎn)化等優(yōu)勢(shì)。此外，配合業(yè)界領(lǐng)先的功耗優(yōu)化工具，賽靈思的40nm和即將推出的28nmFPGA定制低功耗工藝技術(shù)還能大幅降低功耗，顯著優(yōu)于業(yè)界同類型的競(jìng)爭(zhēng)解決方案。上述所有優(yōu)勢(shì)都能幫助便攜式超聲系統(tǒng)開(kāi)發(fā)人員快速部署系統(tǒng)，在預(yù)算和功耗要求限度內(nèi)推出最新技術(shù)，從而改進(jìn)患者的護(hù)理工作。