基于FPGA的雙備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)

4 測(cè)試試驗(yàn)

對(duì)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)進(jìn)行炮擊試驗(yàn)，其目的是為了考核記錄器的外部結(jié)構(gòu)以及內(nèi)部電路板的抗過(guò)載能力。試驗(yàn)前，采編器采集標(biāo)準(zhǔn)的模擬彈上信源(正弦波、方波、直流量、鋸齒波……依次循環(huán))，并存入存儲(chǔ)器，然后將整個(gè)系統(tǒng)安裝在飛行體中,飛行體以極高的速度著靶，測(cè)試采集存儲(chǔ)系統(tǒng)的沖擊過(guò)載能力。試驗(yàn)后電路板正常無(wú)損壞，而其中一塊(B片)外部晶體振蕩器損壞，因此，存儲(chǔ)器采用雙時(shí)鐘源，正常情況下由晶體振蕩器提供時(shí)鐘源，在存儲(chǔ)器回收后讀取數(shù)據(jù)時(shí)，若晶體振蕩器損壞，可由地面測(cè)試臺(tái)提供的備用時(shí)鐘作為存儲(chǔ)器時(shí)鐘源，這樣就避免了回收存儲(chǔ)器后更換晶體振蕩器的麻煩。試驗(yàn)完成后從A片存儲(chǔ)器中回收數(shù)據(jù)，并與試驗(yàn)前的數(shù)據(jù)相比較，結(jié)果一致，再?gòu)腂片存儲(chǔ)器中回收數(shù)據(jù)(由于外部晶體振蕩器損壞，需用備用時(shí)鐘源)，與試驗(yàn)前的數(shù)據(jù)相比較，其波形一致，如圖8所示。圖8中列舉了其中4個(gè)通道T1~T4的電壓信號(hào),試驗(yàn)表明，該系統(tǒng)具有很強(qiáng)的抗過(guò)載能力。

本文給出了基于雙備份存儲(chǔ)器的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的電路設(shè)計(jì)和控制邏輯設(shè)計(jì)。在工程實(shí)踐的基礎(chǔ)上，對(duì)多通道異步時(shí)分電路的通道串?dāng)_現(xiàn)象提出了可行性的解決方案，同時(shí)詳細(xì)地介紹了采用FPGA實(shí)現(xiàn)采集控制邏輯以及存儲(chǔ)邏輯的方法，也給出了采集控制邏輯的流程和存儲(chǔ)邏輯的設(shè)計(jì)流程。通過(guò)飛行試驗(yàn)，該采集存儲(chǔ)系統(tǒng)采集了用來(lái)評(píng)估飛行器的各種技術(shù)指標(biāo)的有用數(shù)據(jù)，實(shí)踐證明，雙備份設(shè)計(jì)有效的提高了數(shù)據(jù)回收的可靠性。