基于CPLD和LVPECL門電路的脈寬可調(diào)窄脈沖信號(hào)發(fā)生

(1)時(shí)鐘分配及電平轉(zhuǎn)換電路

時(shí)鐘分配及電平轉(zhuǎn)換電路如圖4所示。由于CPLD控制電路產(chǎn)生的10 MHz方波時(shí)鐘信號(hào)是LVCMOS電平，本脈沖電路采用LVPECL電平，因此需先將LVCMOS電平轉(zhuǎn)換為LVPECL電平，又由于本電路有兩路信號(hào)，因此需進(jìn)行時(shí)鐘分配得到兩路時(shí)鐘。Maxim公司的MAX9323的主要功能和特性為低偏移、低抖動(dòng)，2個(gè)LVCMOS輸入時(shí)鐘信號(hào)中的1個(gè)被分配到4個(gè)差分LVPECL輸出。1個(gè)單邏輯控制信號(hào)CLK_SEL選擇2個(gè)輸入中的1個(gè)。器件工作在3.0 V~3.6 V范圍內(nèi)，如果采用3.3 V供電，則最多僅消耗25 mA的供電電流。此電路中，CLK_SEL被設(shè)置為接地，選擇CLK0時(shí)鐘信號(hào)輸入，CLK_EN被設(shè)置高電平使能4路差分LVPECL 輸出，本電路中只用到2路。根據(jù)LVPECL電平驅(qū)動(dòng)要求，其輸出端應(yīng)通過50 Ω上拉電阻拉到VCC-2 V，即拉到1.3 V。此外，為確保電源穩(wěn)定，采用多個(gè)電容旁路對(duì)電源去耦。

(2)可編程延時(shí)電路

可編程延時(shí)器是窄脈沖產(chǎn)生電路最為關(guān)鍵的芯片，ON Semiconductor公司的MC100EP195 10 bit可編程延時(shí)線，最小延時(shí)步進(jìn)為10 ps，可產(chǎn)生10 ns范圍內(nèi)的可編程延時(shí)。它采用差分LVPECL輸入輸出，并且LEN具有鎖存D[9：0]10 bit編程數(shù)據(jù)的功能，同時(shí)D[10]、SETMIN、SETMAX、CASCADE、CASCADE可構(gòu)成級(jí)聯(lián)系統(tǒng)來擴(kuò)展延時(shí)范圍。本電路中用到兩路信號(hào)，第1路兩片級(jí)聯(lián)，第1片的SETMIN、SETMAX分別與第2片的CASCADE、CASCADE相連，如圖5(a)所示。D[10]是級(jí)聯(lián)信號(hào)CASCADE的控制引腳，當(dāng)D[10]為低電平時(shí)，CASCADE產(chǎn)生低電平，CASCADE產(chǎn)生高電平，使得片1的SETMIN高電平將產(chǎn)生最小延時(shí)，片2的延時(shí)由D[9：0]確定;當(dāng)D[10]為高電平時(shí)，CASCADE產(chǎn)生高電平，CASCADE產(chǎn)生低電平，使得片1的SETMAX高電平將產(chǎn)生最大延時(shí)，片2的延時(shí)由D[9：0]確定，這樣可以將可編程延時(shí)范圍擴(kuò)展到20 ns。但由于芯片本身有2.2 ns的固有傳輸時(shí)延，兩片級(jí)聯(lián)即有4.4 ns的固有傳輸時(shí)延。本脈沖發(fā)生器是將兩路時(shí)鐘信號(hào)進(jìn)行比較，為了抵消第一路延時(shí)芯片的固有傳輸時(shí)延，另一路采用同樣型號(hào)的兩片芯片直接相連，并且將兩片延時(shí)芯片SETMIN都設(shè)置為高電平產(chǎn)生最小延時(shí)，如圖5(b)所示，這樣就能夠抵消芯片產(chǎn)生固有傳輸時(shí)延，使得兩路時(shí)鐘信號(hào)的延時(shí)差只受延時(shí)數(shù)據(jù)控制，能夠得到極窄脈沖。根據(jù)LVPECL電平驅(qū)動(dòng)要求，其輸出端應(yīng)通過50 ?贅上拉電阻拉到VCC-2V，即拉到1.3V。

(3)高速比較及與門電路

高速比較及與門電路主要由高速比較器、LVPECL與門和RC微分電路3部部分組成，如圖6所示。由于時(shí)鐘信號(hào)經(jīng)過一段傳輸距離后，信號(hào)的邊沿會(huì)產(chǎn)生惡化和畸變，為了保證時(shí)鐘信號(hào)邊沿的陡峭，高速比較器ADCMP567對(duì)經(jīng)過延時(shí)后的兩路時(shí)鐘信號(hào)進(jìn)行整形，使得與門的輸出不會(huì)有干擾脈沖的出現(xiàn)。ADCMP567是雙通道高速比較器，具有比較模式和鎖存模式兩種工作模式。本電路中的兩個(gè)通道都使用比較模式，使得輸出信號(hào)能實(shí)時(shí)反映輸入信號(hào)比較的結(jié)果，這通過將LEA和LEB接高電平VCC(3.3 V)，將LEA和LEB接VCC-2.0 V(1.3 V)實(shí)現(xiàn)。將輸出的兩路LVPECL信號(hào)送入與門芯片進(jìn)行“與”運(yùn)算即可得到窄脈沖，不同的延時(shí)差能產(chǎn)生不同脈寬的窄脈沖。最后，通過RC微分電路就可以得到一階高斯窄脈沖。不同脈寬的脈沖信號(hào)經(jīng)過微分后得到的一階高斯窄脈沖的正脈沖部分和負(fù)脈沖部分在拐點(diǎn)處延時(shí)不同，會(huì)導(dǎo)致波形的不連續(xù)性和失真，這與RC微分電路充放電時(shí)間常數(shù)t有關(guān)，t應(yīng)該滿足和脈沖寬度tw相當(dāng)，這樣就能保證波形的連續(xù)性，減小失真。因此可以采用可調(diào)電容，以滿足不同脈寬的需要，得到波形良好的一階高斯脈沖。