基于CPLD和LVPECL門電路的脈寬可調(diào)窄脈沖信號發(fā)生

2.3 CPLD控制電路

CPLD控制電路要提供多種功能：為本振PLL模塊提供SPI串行接口;為窄脈沖發(fā)生器提供10 bit并行接口;產(chǎn)生兩路10 MHz的方波信號，一路為窄脈沖發(fā)生器提供激勵信號，另一路為接收端的A/D采樣提供同步時鐘;提供按鍵控制電路以及與PC串口進行串行通信。CPLD芯片采用Altera公司MAX-II系列的EPM240T100C3，該芯片支持ISP編程和JTAG調(diào)試，外圍電路簡單可靠。通過對外部50 MHz有源晶振產(chǎn)生的時鐘進行5分頻，得到10 MHz的方波信號用于激勵窄脈沖。同時，掃描鍵盤判斷是否有外部按鍵輸入，如果有，則根據(jù)不同的按鍵選擇不同的延時控制字，將其通過10 bit并行接口送入可編程延時芯片MC100EP195以產(chǎn)生不同的延時信號，這樣便能產(chǎn)生不同脈寬的窄脈沖信號。圖7為CPLD控制總體框圖。

3 CPLD+LVPECL可調(diào)窄脈沖的測試

根據(jù)以上方案和電路，制作了圖8所示的可調(diào)窄脈沖發(fā)生器。使用Agilent公司16903A邏輯分析儀測試LVPECL與門電路后的不同延時的脈沖信號如圖9所示。

從圖10(a)中可以看出，此脈沖波形的峰峰值幅度約為390 mV，脈沖寬帶約為635 ps;從圖10(b)的頻譜圖可知，信號10 dB帶寬約為1.3 GHz，中心頻率為800 MHz左右，頻譜能量最高點對應(yīng)的功率為-43 dBm。為了達到所需功率，可以接功率放大器進行放大滿足發(fā)射功率的需要。

針對用模擬的方法或數(shù)字固定延時的方法產(chǎn)生超寬帶窄脈沖脈寬不可調(diào)的缺點，本方案采用CPLD對可編程延時芯片寫延時控制字來產(chǎn)生不同脈寬的窄脈沖信號。本系統(tǒng)可實現(xiàn)500 ps~20 ns范圍內(nèi)脈寬可調(diào)、幅度約為400 mV的脈沖信號。基于CPLD+LVPECL門電路的可調(diào)窄脈沖產(chǎn)生器為獨立系統(tǒng)，能夠滿足不同應(yīng)用場合的需求。