基于FPGA的彩屏控制器設(shè)計(jì)

觸摸屏技術(shù)方便了人們對(duì)計(jì)算機(jī)的操作使用，是一種極具發(fā)展前途的交互式輸入技術(shù)，受到各國的普遍重視，并投入大量的人力、物力對(duì)其進(jìn)行研發(fā)，使得新型觸摸屏不斷涌現(xiàn)[1]。特別是四線電阻式觸摸屏具有制造工藝簡(jiǎn)單、成本低廉、使用方便等特點(diǎn)，已經(jīng)被廣泛應(yīng)用于不同的電子設(shè)備[2]。

隨著嵌入式技術(shù)的高速發(fā)展，尤其是CPLD/FPGA的出現(xiàn)，其基于SoPC技術(shù)的IP核的使用給開發(fā)人員帶來了諸多方便。但在SoPC中并沒有彩色觸摸屏的IP核，因此需要自己編寫硬件的時(shí)序控制[3]。本文提出一種基于FPGA的彩色觸摸屏控制器的設(shè)計(jì)方案，通過單片FPGA芯片可以實(shí)現(xiàn)彩色觸摸屏的驅(qū)動(dòng)邏輯，從而實(shí)現(xiàn)硬件上時(shí)序控制，在此控制器的基礎(chǔ)上可以進(jìn)一步開發(fā)彩色觸摸屏的IP核。

1 彩色觸摸屏控制器的設(shè)計(jì)

1.1 總體結(jié)構(gòu)及其工作原理

彩色觸摸屏控制器的總體結(jié)構(gòu)如圖1所示。

該彩色觸摸屏的控制器主要由TFT-LCD控制器和ADS7843芯片控制器兩部分組成。由圖1可以看出，TFT-LCD控制器的作用是將圖像數(shù)據(jù)采集后，通過SDRAM進(jìn)行緩沖，然后將圖像數(shù)據(jù)輸出給TFT-LCD。它的主要功能是完成圖像數(shù)據(jù)的采集和緩沖、TFT-LCD的時(shí)序控制及最終數(shù)據(jù)在TFT-LCD上的顯示。

1.2 TFT-LCD控制器的設(shè)計(jì)

圖像數(shù)據(jù)經(jīng)采集和緩沖之后，通過TFT-LCD的時(shí)序控制可以將數(shù)據(jù)按如圖2所示時(shí)序圖進(jìn)行輸出。本設(shè)計(jì)中采用的TFT-LCD的分辨率為480×272，其RGB數(shù)據(jù)位均為8 bit，可以顯示16 777 216種顏色。其中，PCLK為LCD像素時(shí)鐘信號(hào)，HSYNC為行同步信號(hào),VSYNC為幀同步信號(hào)，VDEN為數(shù)據(jù)使能信號(hào)，VD[23:0]為LCD像素?cái)?shù)據(jù)輸出端口，tvpw、tvp、tvbp、tvfp分別為垂直同步脈沖、垂直掃描時(shí)間、垂直后回歸、垂直前回歸，thpw、thp、thbp、thfp分別為水平同步脈沖、水平掃描時(shí)間、水平后回歸、水平前回歸[4]。

從圖2所示的時(shí)序圖可以看出，當(dāng)HSYNC電平由低變高，再經(jīng)過水平回歸時(shí)間之后，開始進(jìn)行水平掃描。在水平掃描中，像素的顯示受PCLK控制，一個(gè)PCLK周期決定了一個(gè)像素點(diǎn)的顯示。在HSYNC的高電平的驅(qū)動(dòng)下，PCLK將產(chǎn)生480個(gè)時(shí)鐘周期，使圖像的像素點(diǎn)在屏幕上從左向右依次逐點(diǎn)輸出，完成一行共480個(gè)像素點(diǎn)的顯示。用Verilog HDL編寫的水平同步掃描的時(shí)序程序如下：