<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的等精度頻率計的設計與實現

          基于FPGA的等精度頻率計的設計與實現

          作者: 時間:2012-11-26 來源:網絡 收藏

          設在某一次預置門控時間Tc中對被測信號計數值為Nx,對標準頻率信號的計數值為Nb,則根據閘門時間相等,可得出公式(1):

          37.jpg

          2 頻率計的VHDL設計

          本設計采用ALTERA公司的芯片EPF10K10,該芯片管腳間的延遲為5 ns,即頻率為200 MHz,應用標準化的硬件描述語言VHDL有非常豐富的數據類型,他的結構模型是層次化的,利用這些豐富的數據類型和層次化的結構模型,對復雜的數字系統(tǒng)進行邏輯設計并用計算機仿真,逐步完善后進行自動綜合生成符合要求的、在電路結構上可實現的數字邏輯,再下載到可編程邏輯器件中,即可完成設計任務。下面給出該頻率計基于EPF10K10的VHDL描述源程序:

          39.jpg
          40.jpg



          關鍵詞: FPGA 等精度頻率計

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();