<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的等精度頻率計的設計與實現(xiàn)

          基于FPGA的等精度頻率計的設計與實現(xiàn)

          作者: 時間:2012-11-26 來源:網(wǎng)絡 收藏

          仿真波形如圖2所示。

          仿真時序波形

          3 結(jié) 語

          本文利用ALTERA公司的芯片EPF10K10,使用VHDL編程語言設計,給出核心程序,經(jīng)過ISPEXPER仿真后,驗證設計是成功的,達到預期結(jié)果。

          和傳統(tǒng)的頻率計相比,的頻率計簡化了電路板的設計,提高了系統(tǒng)設計的實現(xiàn)性和可靠性,測頻范圍達到100 MHz,實現(xiàn)了數(shù)字系統(tǒng)硬件的軟件化,這是數(shù)字邏輯設計的新趨勢。

          參考文獻

          [1]李景華,杜玉遠.可編程邏輯器件與EDA技術(shù)[M].沈陽:東北大學出版社,2002.

          [2]趙雅興.原理、設計與應用[M].天津:天津大學出版社,1999.

          [3]夏宇聞.復雜數(shù)字電路與系統(tǒng)的VERILOGHDL設計技術(shù)[M].北京:北京航空航天大學出版社,1998.


          上一頁 1 2 3 下一頁

          關鍵詞: FPGA 等精度頻率計

          評論


          相關推薦

          技術(shù)專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();