基于DDS IP核及Nios II的可重構(gòu)信號源設(shè)計(jì)
2.7 SOPC硬件系統(tǒng)配置
在SOPC硬件系統(tǒng)的開發(fā)中,除了集成前面設(shè)計(jì)的DDSIP外,還集成了諸多SOPC Builder組件庫中的標(biāo)準(zhǔn)組件,主要有Nios II CPU、UAR T、JTAG UART、定時(shí)器、Avalon三態(tài)總線橋、片上存儲器、片外存儲器、PIO、SDRAM控制器、FLASH控制器等,如圖6所示。
3 結(jié)論
論文以直接數(shù)字頻率合成技術(shù)為理論依據(jù),開發(fā)了DDSIP核,搭建了基于SOPC技術(shù)的信號發(fā)生器硬件系統(tǒng),通過改變LPM_ROM模塊中的波形數(shù)據(jù),可以實(shí)現(xiàn)任意波形信號的產(chǎn)生。系統(tǒng)除了數(shù)/模轉(zhuǎn)換部分外,其它部分都是在FPGA內(nèi)部完成,具有實(shí)現(xiàn)容易、方便,減小了PCB設(shè)計(jì)的復(fù)雜度以及開發(fā)難度,縮短了開發(fā)周期等優(yōu)點(diǎn),同時(shí),系統(tǒng)還具有很大的伸縮性,系統(tǒng)集成度高,屬于SOC的范疇,符合技術(shù)發(fā)展潮流。本文引用地址:http://www.ex-cimer.com/article/189756.htm
評論