使用 PlanAhead Design 工具提高設(shè)計性能

可視化確定性能瓶頸

PlanAhead 環(huán)境通過顯示 I/O 互連和物理塊(或 “Pblock”)網(wǎng)束 (net bundle)，提供了洞察設(shè)計數(shù)據(jù)流的能力。您可以根據(jù)信號數(shù)量控制網(wǎng)束的顏色和線厚。這使您能容易地在貫穿設(shè)計的整個數(shù)據(jù)流中確定具有大量連接的 Pblock。然后您可以采取校正措施，避開布線擁塞故障點，并將具有大量連接的 Pblock 相近放置或?qū)⑺鼈兒喜ⅰ?p>您還可顯示時鐘區(qū)，并在布局規(guī)劃時使用它來優(yōu)化各個時鐘或最大程度地降低器件中的功耗。通過將時鐘隔離到專門的時鐘區(qū)，它們可以運行得更快，并消除了為其它時鐘區(qū)供電的需要。

您可以在設(shè)計過程中的各個階段使用 PlanAhead 設(shè)計工具的分析和探測環(huán)境。最初，您可以在實現(xiàn)之前分析設(shè)計。PlanAhead 軟件提供了一個靜態(tài)時序引擎 TimeAhead，用于研究設(shè)計在時序方面的可行性。您還可以通過調(diào)整純邏輯延遲，在不進(jìn)行互連的情況下，使用估計的布線延遲執(zhí)行分析。這可以讓您看清楚設(shè)計中存在多大的時序容差。

然后您可以在 PlanAhead 環(huán)境中編輯和精調(diào)時序約束。這些相同的分析結(jié)果可以幫助確定哪些邏輯應(yīng)組合在一起并進(jìn)行布局規(guī)劃。針對布局規(guī)劃，您可對路徑進(jìn)行邏輯排序、組合和選擇，還可以使用同一 TimeAhead 環(huán)境處理從 TRCE 導(dǎo)入的時序結(jié)果，TRCE 是賽靈思 ISE™ 軟件中的時序評估工具。

您可以查看和修改為設(shè)計指定的時序約束。您可以在編輯器中將所有 ISE 時序約束定義為新約束。這可以使約束指定變得更容易，因為您不必再記住專門的約束格式了。您可以在運行任何 ISE 實現(xiàn)工具之前，將其與 TimeAhead 一起使用以驗證和優(yōu)化約束集。

PlanAhead 設(shè)計工具提供了可視輔助，以幫助您理解物理實現(xiàn)結(jié)果。設(shè)計規(guī)則檢查 (DRC) 功能可幫助您及早捕獲錯誤。它還會對未正確利用某些器件資源(如 Virtex™-4 FPGA 中的 XtremeDSP™ 切片或 RAM)的設(shè)計進(jìn)行標(biāo)記。

通過將問題區(qū)域可視化，您可以在 RTL 側(cè)或物理實現(xiàn)側(cè)快速解決問題，而不必繼續(xù)重復(fù)進(jìn)行 RTL 與綜合。您可以對各個邏輯模塊進(jìn)行選擇性地高亮顯示，以更好地了解它們放置的位置，以及創(chuàng)建在邏輯最集中區(qū)域的Pblock。您可以高亮顯示故障時序路徑，以可視化和了解您的設(shè)計中發(fā)生了什么物理問題。 PlanAhead 軟件包含了量度圖 (metric map)，以快速確定設(shè)計的故障區(qū)域(圖 2)。這些可能與時序或利用率有關(guān)。這對您在試圖確定設(shè)計中要關(guān)注的區(qū)域以實現(xiàn)邏輯壓縮或時序連接性時會很有用。

圖 2：量度圖提供了設(shè)計中各種潛在問題區(qū)域的熱量度顯示。當(dāng)前量度包括 Pblock 和布局后設(shè)計級的利用率和時序檢查。

PlanAhead 設(shè)計工具允許您研究設(shè)計中的連接性。您在設(shè)計中選擇一個特定的網(wǎng)絡(luò)、Pblock 或?qū)嵗螅梢酝ㄟ^單擊鼠標(biāo)高亮顯示所有連接到選定元素的網(wǎng)絡(luò)。

在選擇一個實例或 Pblock 后，所有連接到該元素的網(wǎng)絡(luò)都將被高亮顯示。這一過程可以繼續(xù)，以選擇和擴展邏輯錐形。運行“顯示連接性”將高亮顯示連接到選定實例的下一級網(wǎng)絡(luò)。這是一種選擇從某個特定實例或 I/O 端口開始的邏輯錐區(qū)的簡易方法，從而可真正實現(xiàn)對設(shè)計層次優(yōu)勢的利用。

... 然后解決性能問題

整個想法是要提供一個綜合環(huán)境，以分析時序問題并輕松約束該邏輯以避免或糾正該問題。您可以使用來自 TimeAhead 或 TRCE 的時序結(jié)

果進(jìn)行布局規(guī)劃，通過幫助確定哪些邏輯應(yīng)組合在一起并進(jìn)行布局規(guī)劃來進(jìn)行更好的性能設(shè)計。

關(guān)鍵路徑通常穿越邏輯層次。PlanAhead 軟件支持獨立于邏輯層次的物理層次，從而使您可將設(shè)計中任意位置的邏輯組合在一起并有效地進(jìn)行布局規(guī)劃。

PlanAhead 軟件還提供了資源利用估算功能，以幫助確定 Pblock 的尺寸和形狀。同樣這些統(tǒng)計資料還可報告時鐘信息、供應(yīng)鏈和 PRM 適應(yīng)尺寸以及各種其它有用信息。

PlanAhead 設(shè)計工具提供了自動布局能力，如基于邏輯層次的自動分區(qū)和自動 Pblock 尺寸確定與放置。由于使用單個 Pblock 矩形來包含所需的器件資源通常很困難，因此可以使用多個矩形創(chuàng)建非矩形-線性形狀。PlanAhead 軟件還允許您在 Pblock 內(nèi)創(chuàng)建 Pblock，或創(chuàng)建“子”Pblock，以幫助更好地維護設(shè)計層次。

器件容量可通過壓縮 Pblock 的邏輯進(jìn)行提高。您可以使用以下兩種方法中的一種來實現(xiàn)。一種方法是使用稱為 COMPRESSION 的賽靈思 AREA_GROUP 屬性。AREA_GROUP 是一種設(shè)計實現(xiàn)約束，支持將設(shè)計分成用于映射、打包、布局和布線的物理區(qū)域。使用 COMPRESSION 屬性將導(dǎo)致 ISE Mapper 將無關(guān)的邏輯打包成未使用的 CLB 站。使用它時請小心，因為它會對時序產(chǎn)生副作用。

改善性能的最佳策略是壓縮非時序關(guān)鍵型邏輯，從而在器件中騰出更多空間用于時序關(guān)鍵型邏輯。第二種選項是使用 PlanAhead 功能對在 Pblock 上獨立運行 PAR。 您可以持續(xù)縮減 Pblock 尺寸，直到 PAR 失敗。這將盡可能緊地壓縮和打包塊內(nèi)邏輯，以騰出器件空間。