加速FPGA系統(tǒng)實(shí)時(shí)調(diào)試技術(shù)

下面幾節(jié)詳細(xì)介紹了每個(gè)步驟。

第1步. 插入內(nèi)核

第一步是配置測試內(nèi)核，把它插入到FPGA設(shè)計(jì)中。例如，在使用Altera或Xilinx器件時(shí)，可以使用FPGA開發(fā)工具提供的邏輯分析儀接口編輯器，創(chuàng)建最適合自己需求的測試核(參見圖3)。

[圖示內(nèi)容：]

Specify number of debug pins: 指定調(diào)試針腳數(shù)量

Specify Number of Banks: 指定需要測試的組數(shù)

Specify Mode: 指定分析模式(定時(shí)或狀態(tài))

Specify Clock (if using State Mode): 指定時(shí)鐘(如果使用狀態(tài)模式)

Power-Up Mode: 通電模式

對大多數(shù)測試內(nèi)核，可以指定下述參數(shù)：

Pin Count(針腳數(shù)量) ：表示希望專用于邏輯分析儀接口的針腳數(shù)量。

Bank Count(組數(shù)) ：表示希望映射到每個(gè)針腳上的內(nèi)部信號數(shù)量。

Output/Capture Mode(輸出/捕獲模式)：選擇希望執(zhí)行的采集類型。可以選擇Combination/Timing(組合邏輯/定時(shí)模式) 或Registered/State (寄存器/狀態(tài)模式)。

Clock(時(shí)鐘) ：如果用戶選擇了Registered/State(寄存器/狀態(tài))的捕獲模式，這一選項(xiàng)允許選擇測試內(nèi)核的取樣時(shí)鐘。

Power-Up State(通電狀態(tài)) ：這個(gè)參數(shù)允許指明指定用于邏輯分析儀接口的針腳的通電狀態(tài)。

第2步. 把測試內(nèi)核信息加載到FPGAView中

從FPGAView軟件窗口中，可以與JTAG編程電纜建立連接(參見圖4)，并且連接到TLA系列邏輯分析儀(TLA邏輯分析儀使用WINDOWS平臺)或PC工作站上(參見圖5)。

在使用ALTERA FPGA芯片時(shí)，按Open (打開)工具條按鈕，調(diào)出一個(gè)文件瀏覽器，選擇Quartus II LAI Editor軟件以前生成的邏輯分析儀接口(.lai)文件。這樣就加載了與LAI核心有關(guān)的所有信息，包括每一組的信號數(shù)量、組數(shù)和信號名稱，另外如果設(shè)備中的LAI內(nèi)核多于一個(gè)，那么還包括每個(gè)LAI內(nèi)核的信息。

第3步.

把FPGA針腳映射到邏輯分析儀上

下一步是映射FPGA針腳和TLA邏輯分析儀探頭之間的物理連接。FPGAView可以自動(dòng)更新邏輯分析儀上顯示的信號名稱，與測試內(nèi)核當(dāng)前監(jiān)測的信號相匹配。

為此，簡單地點(diǎn)擊Probes (探頭)按鈕，將出現(xiàn)一個(gè)拖放窗口，把測試內(nèi)核輸出信號名稱與邏輯分析儀上的相應(yīng)通道連接起來(參見圖6)。。對某條目標(biāo)連接，這個(gè)通道分配過程只需一次。