EDA技術與FPGA設計應用

最后針對FPGA的設計實現(xiàn)提出一些改進方案，FPGA實現(xiàn)分為編譯規(guī)劃、布局布線(PAR，Place And Route)、程序比特流文件生成三個階段，當設計不滿足性能指標或不能完全布線時，可進行以下改進工作：

● 使用定時約束(Timing Constraints);

● 增大布局布線級別(PAR Effort);

● 對關鍵通路(Critical Paths)的數(shù)字邏輯重新設計;

● 運行重布線(Re-entrant Routing);

● 運行MPPR(Multi-Pass Place Route，多通路布局布線);

● 運行平面布局(Floorplan)查看布局圖及連通性。

下面重點介紹Re-entrant Routing與MPPR，它們都可改進布局布線結果，提高系統(tǒng)性能。其中Re-entrant Routing是指已運行過PAR后再次運行PAR，但跳過布局過程直接進行布線，如圖12所示。MPPR則是根據(jù)不同功耗表(Cost tables)來運行PAR多次，通過對每一個PAR迭代評分來確定最好路徑并保留，其中評分依據(jù)是未布線的連線個數(shù)、連線延遲與時序約束。

結束語

當今社會，集成電路產(chǎn)業(yè)已成為高技術產(chǎn)業(yè)群的核心戰(zhàn)略產(chǎn)業(yè)，已逐漸演化為設計、制造、封裝、測試協(xié)調(diào)發(fā)展的產(chǎn)業(yè)結構，它正進入以知識產(chǎn)權為創(chuàng)新核心的新時期。這標志著集成電路產(chǎn)業(yè)的競爭已由技術競爭、資本競爭進入到智力和知識產(chǎn)權競爭的高級階段。

FPGA在集成電路設計應用中占有重要地位，現(xiàn)場可編程性是FPGA最突出的優(yōu)點。用戶通過利用強大的開發(fā)工具，能在最短時間內(nèi)對FPGA內(nèi)部邏輯進行反復設計及修改，直至滿意為止，這大大縮短了產(chǎn)品設計開發(fā)周期，提高了最終產(chǎn)品性能。因而FPGA以其獨有的技術優(yōu)勢在電子設計領域得到越來越廣泛的應用。隨著科學發(fā)展及工藝進步，作為重中之重的集成電路設計業(yè)必將遇到更大的挑戰(zhàn)及發(fā)展機遇。