從StratixIII及CycloneIV開發(fā)板談FPGA配置（2）

上文中說到了CycloneIV中的幾種配置方式，JTAG或者AS模式配置EPCS64，其中我個(gè)人比較傾向于將上文提到的統(tǒng)稱為串行配置模式，而EPCS系列的配置芯片都是屬于串行配置芯片。而在本文中講到StratixIII的配置所使用的是FPP模式——快速被動(dòng)并行模式。配置芯片則不再是EPCS系列了，而是一款CFI Flash。

在此插入一個(gè)小知識(shí)，Altera的Cyclone系列FPGA只支持AS、PS、JTAG這幾種串行的配置方式，而更為高端的Stratix系列則另外還能支持并行配置方式了。下面我們?cè)敿?xì)講講它的配置過程。

首先，不管是給EPCS也好，F(xiàn)lash也好，都得先生成適用于它們的sof文件。

這里和EPCS不同的是，需要設(shè)定Flash寫入的開始地址，選擇option，初始地址設(shè)置為0x3FE0000。至于為什么要這樣設(shè)置，可以查閱相關(guān)手冊(cè)，在后文也會(huì)稍微解釋這個(gè)問題，我們先重點(diǎn)了解配置過程。

有了配置文件，我們是否可以像AS模式配置EPCS那樣直接配置Flash呢？答案是否定的。所以這里我們需要借助FPGA，就跟上文中提到的jic模式一樣，通過FPGA來對(duì)Flash進(jìn)行讀寫。上文中的jic模式，是通過Quartus提供jic文件，它可以自動(dòng)將這個(gè)過程整合在一起，將FPGA設(shè)定為Flash Loader。但在這里，Quartus還沒有做到如此完善，需要我們自己手動(dòng)得將FPGA“設(shè)計(jì)”成我們的Flash Loader。

雖然Quartus沒能把這個(gè)過程設(shè)置得像上文中的那么簡單，但它給我們提供了一個(gè)IP核可用于并行配置：

我們可以在新工程中創(chuàng)建這樣一個(gè)IP核，選擇Flash Programming模式：