基于FPGA視頻圖像的Canny算法加速器的設(shè)計(jì)

摘要：由于Canny算法自身的復(fù)雜性，使得其做邊緣檢測的處理時間較長。針對這個問題，提出和實(shí)現(xiàn)了一種Canny算法的硬件加速功能。加速功能的設(shè)計(jì)是以FPGA為硬件基礎(chǔ)，并采用了流水線技術(shù)來對系統(tǒng)的結(jié)構(gòu)改進(jìn)和優(yōu)化。最后通過對有加速器和無加速器的系統(tǒng)分別做圖像處理，并對統(tǒng)計(jì)時間對比分析。結(jié)果表明經(jīng)過加速改進(jìn)的系統(tǒng)相對節(jié)約了處理時間，并能實(shí)時高效地處理復(fù)雜圖像的邊緣。
關(guān)鍵詞：Canny算子；邊緣檢測；加速器；現(xiàn)場可編程門陣列

0 引言
邊緣檢測是圖像分析過程中非?；A(chǔ)和重要的研究領(lǐng)域，邊緣提取的好壞將直接影響到后續(xù)處理的準(zhǔn)確性和難易程度。用于邊緣檢測的方法有Roberts，Sobel，Laplace，Canny，PreWitt等眾多算法。在這些算法當(dāng)中，由于具有良好的邊緣檢測能力而使得Canny算法在數(shù)字圖像處理中得到了廣泛的應(yīng)用。然而由于計(jì)算量的龐大，處理的時間又比較長，往往很難滿足系統(tǒng)的要求。因?yàn)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA對數(shù)據(jù)的并行處理，能達(dá)到系統(tǒng)的實(shí)時性要求，且開發(fā)的周期短，采用電子設(shè)計(jì)的EDA技術(shù)使得開發(fā)、調(diào)試和驗(yàn)證更為直接和簡單可行。
本文在FPGA基礎(chǔ)上研究Canny算法的邊緣檢測，并對它進(jìn)行了加速改進(jìn)，且在數(shù)據(jù)處理過程中使用了流水線設(shè)計(jì)，更深入地挖掘了FPGA在數(shù)據(jù)處理速度中的優(yōu)勢。仿真實(shí)驗(yàn)證明了該方法的可行性，并且實(shí)現(xiàn)了良好的實(shí)時性。

1 Canny算子的邊緣檢測
邊緣是指在其周圍像素灰度有明顯變化的那些像素的組合，它是具有幅值和方向的矢量，在圖像中表現(xiàn)為灰度的突變。早在1986年Canny就提出了邊緣檢測應(yīng)該滿足的三個最優(yōu)準(zhǔn)則：
(1)重要的邊緣不能丟失，沒有虛假的邊緣，并且誤差檢測率是最小的。
(2)實(shí)際邊緣與檢測到的邊緣位置之間的變差最小。
(3)對單一邊緣應(yīng)具有惟一的響應(yīng)。
Canny算子首先使用高斯濾波器來平滑圖像，再計(jì)算圖像梯度的強(qiáng)度和方向，接著對梯度圖像進(jìn)行非極大值抑制，最后采用雙閾值方法從候選邊緣點(diǎn)中檢測和連接邊緣。
1．1 Canny算子原理
Canny算子是把邊緣檢測問題轉(zhuǎn)換為函數(shù)極大值的問題加以處理。提取邊緣首先要進(jìn)行高斯濾波，其目的是對原始圖像進(jìn)行平滑處理，以減弱或除去圖像中的噪聲。其高斯濾波的基本思想是將一個對稱的二維高斯函數(shù)與原始的圖像做卷積運(yùn)算，再沿其梯度方向做微分，這樣就形成了一個簡單且有效的方向算子。
f(x，y)為原始圖像，G(x，y)是二維高斯函數(shù)，則平滑濾波后的圖像I(x，y)為：
I(x，y)=G(x，y)*_f(x，y) (1)
定義方向n為邊緣方向的法向方向，則n可由下式得出：

式(3)說明了如何尋找局部最大值，在非極大值抑制之后，還要通過閾值化處理來尋找極大值。先設(shè)定一低閾值Th1，然后選取高閾值Th2≈2*Th1，將極大值抑制后的圖像按Th1，Th2進(jìn)行兩次閾值化處理，得到圖像T1和T2。由于圖像T2是通過高閾值得到的，噪聲和偽邊緣很少，但也造成了一些真實(shí)邊緣信息的丟失；而圖像T1保留的邊緣信息相對全面，但是存在一些虛假的邊緣信息。所以以圖像T2為基礎(chǔ)，圖像T1為補(bǔ)充可以獲得相對全面的邊緣圖像。
1．2 算法的模板
本文算法中的高斯濾波器和梯度強(qiáng)度計(jì)算時都采用3×3的方形移動窗口，同時梯度強(qiáng)度計(jì)算選用Sobel算子。在對圖像進(jìn)行平滑處理時，需要使用高斯模板與原圖像中的像素點(diǎn)值做矩陣的卷積運(yùn)算。本文選取高斯模板的模板系數(shù)為0．062 5，且σ=1。模板如下所示：

式中：h為水平方向上的模板；v為垂直方向上的模板。h與圖像做卷積得到水平方向上的梯度強(qiáng)度Ex；v與圖像做卷積得到垂直方向上的梯度強(qiáng)度Ev。然后通過式(4)計(jì)算梯度強(qiáng)度Gr為：
Gr=|Ex|+|Ey| (4)
在FPGA中，卷積的運(yùn)算是通過移位和加法來實(shí)現(xiàn)的。對于8位的圖像來說，在移位和加法的運(yùn)算中，由于存在正負(fù)號的運(yùn)算，像素值的大小會被調(diào)整為11位，在最后做完絕對值的加法運(yùn)算后要把11位縮回8位并得到最終的像素導(dǎo)數(shù)值。

2 加速功能設(shè)計(jì)
本文對圖像的快速處理采用了流水線技術(shù)。所謂流水線技術(shù)是把規(guī)模較大、層次較多的組合邏輯電路分為幾個級，在每一級插入寄存器組并暫存中間數(shù)據(jù)。對于每個步驟只依賴于前面步驟的運(yùn)算結(jié)果的順序處理來說，流水線技術(shù)能大大地提高系統(tǒng)的性能。在本文的算法中，可將處理過程分為以下幾個任務(wù)：圖像平滑、梯度計(jì)算、非極大值抑制和圖像邊緣判定檢測。任務(wù)與任務(wù)之間都是順序執(zhí)行的，即就是說下一任務(wù)的執(zhí)行需要上級任務(wù)的結(jié)果輸出數(shù)據(jù)，因此總的時間花銷為各個任務(wù)所需時間的總和。要使系統(tǒng)使用的處理時間最小，也就是使每個任務(wù)所花費(fèi)的時間最短。