基于FPGA和FLASH ROM的圖像信號發(fā)生器設(shè)計
加入技術(shù)交流群
3 實(shí)驗(yàn)結(jié)果與分析
系統(tǒng)實(shí)物圖如圖6所示。本文引用地址：http://www.ex-cimer.com/article/190175.htm
為了檢測該信號發(fā)生器的性能，將其輸出接入圖像采集卡進(jìn)行驗(yàn)證。經(jīng)過試驗(yàn)驗(yàn)證，FLASH ROM中存儲的圖像數(shù)據(jù)與從PC機(jī)載入的數(shù)據(jù)完全一致、控制時序符合設(shè)計要求。通過改變Strobe的頻率大小，驗(yàn)證得到Camera Link輸出的像素時鐘頻率最大可以達(dá)到70 MHz。對于尺寸為128×128、位寬為8 b的目標(biāo)圖像，在采用40 MHz的Strobe時鐘進(jìn)行單通道輸出時，幀頻可以達(dá)到1 876 f／s。對于尺寸為512×512、位寬為8 b的目標(biāo)圖像，當(dāng)Strobe時鐘為70 MHz，單通道輸出時，幀頻可以達(dá)到252 f／s；雙通道輸出時，幀頻可以達(dá)到476 f／s。該信號發(fā)生器可以模擬目前大部分波前處理機(jī)所需的信號源。在進(jìn)行單通道或雙通道輸出時，系統(tǒng)可以充分利用Camera Link接口的輸出能力。但是當(dāng)進(jìn)行更多通道的輸出時，由于受限于FLASH的讀出速率，該系統(tǒng)不能充分應(yīng)用Camera Link接口的輸出能力。對于這個缺陷，在對系統(tǒng)進(jìn)行改進(jìn)時可以通過使用FLASH ROM和高速大容量RAM共同組成數(shù)據(jù)存儲模塊來解決。
4 結(jié)論
根據(jù)本文介紹的設(shè)計方案，采用FPGA技術(shù)設(shè)計的圖像信號發(fā)生器結(jié)構(gòu)簡單，實(shí)現(xiàn)方便，易于修改。FLASH ROM提供了較高的數(shù)據(jù)讀出速率，支持系統(tǒng)能夠模擬出較高幀頻的CCD相機(jī)輸出。經(jīng)過試驗(yàn)驗(yàn)證，系統(tǒng)工作穩(wěn)定，達(dá)到了設(shè)計要求。
評論