<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應用 > 基于Virtex 4的雷達導引頭信號處理機的設(shè)計與實現(xiàn)

基于Virtex 4的雷達導引頭信號處理機的設(shè)計與實現(xiàn)

作者：時間：2012-04-05 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

(4)測試結(jié)果：根據(jù)實測數(shù)據(jù)繪制的三種情況下的陣列天線方向圖如圖5～圖7所示。

由圖可知：實測天線方向圖的包絡(luò)與理想條件下的天線方向圖基本一致，從而驗證了本設(shè)計中的數(shù)字信號處理機基本達到理想波束合成對數(shù)字電路的性能要求。但是，由于接收天線元個數(shù)較少，在信號源與陣列天線之間的夾角較小時，接收天線的增益較小，導致DBF系統(tǒng)無法將主瓣完全調(diào)到目標角度上。

4 結(jié)語

本文提出了一種基于FPGA的雷達數(shù)字信號處理機設(shè)計，接收機采用了脈沖多普勒、數(shù)字波束形成等主流雷達技術(shù)。本文對其硬件部分的主要模塊和FPGA處理流程進行了簡要介紹。暗室中測試出的接收機的方向圖與理論值基本一致，說明接收機達到了系統(tǒng)的需求。

上一頁 1 2 3 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： Virtex 雷達導引頭 信號處理機

評論

相關(guān)推薦

DSP 最佳結(jié)果設(shè)計

資源下載 DSP Virtex-4 FPGAs | 2007-04-25

Virtex-5 FPGA ML501評估平臺電路圖(1)

設(shè)計方案 Virtex-5 ML501 評估平臺電路圖 | 2009-07-15

針對賽靈思Virtex-5 LXT FPGA的PCI Express解決方案

XTech | 2007-10-18

基于Virtex系列FPGA的可編程嵌入式信號處理背板的開發(fā)設(shè)計

嵌入式系統(tǒng) Virtex FPGA 嵌入式信號處理 | 2018-07-24

Virtex-7 485T功耗演示

視頻 Xilinx Virtex-7 | 2011-09-21

存儲器接口生成器(MIG) 相關(guān)資料

資源下載 xinlinx FPGA Virtex-4 存儲器接口生成器 | 2007-02-09

PowerPC 440 處理器模塊

嵌入式系統(tǒng) Virtex-5 Xilinx FPGA | 2017-06-06

Virtex-7 485T DSP處理能力

視頻 Xilinx Virtex-7 | 2011-09-21

Virtex-5 FPGA ML501評估平臺電路圖(2)

設(shè)計方案 Virtex-5 ML501 評估平臺電路圖 | 2009-07-15

滿足 Xilinx Spartan-6 和 Virtex-6 系列的功耗要求

視頻 Xilinx FPGA Spartan Virtex | 2010-05-06

目標設(shè)計平臺使基于FPGA的系統(tǒng)開發(fā)易如反掌

嵌入式系統(tǒng) 目標設(shè)計平臺 Virtex-6 FPGA 系統(tǒng)開發(fā) | 2017-06-06

Virtex-7 485T I/O處理能力

視頻 Xilinx Virtex-7 | 2011-09-21

利用JTAG配置和回讀Virtex

資源下載 JTAG配置回讀 Virtex | 2007-04-19

Xilinx Virtex-5 ML550網(wǎng)絡(luò)接口方案

設(shè)計方案 Xilinx Virtex-5 ML550 網(wǎng)絡(luò) 接口方案 | 2009-07-15

DSP48E Slice

嵌入式系統(tǒng) Virtex-5 Xilinx FPGA | 2017-06-06

利用Virtex-4 FPGA所實現(xiàn)的高性能DSP

資源下載 Virtex-4 FPGA 實現(xiàn) 高性能 DSP | 2007-04-19

Virtex－5 FPGA設(shè)計Gbps無線通信基站設(shè)計

嵌入式系統(tǒng) Virtex－5FPGA Gbps 無線通信 | 2017-06-06

征集vxworks＋virtex II Pro同道者

frendy | 2004-08-31

Virtex-5 功耗估計與測量演示

視頻 Xilinx XPE Virtex-5 | 2010-05-06

利用Virtex-4 FPGA所實現(xiàn)的高性能DSP(1)

資源下載 Virtex-4 FPGA 實現(xiàn) 高性能 DSP | 2007-04-19

高頻交易堅強的后盾：基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

嵌入式系統(tǒng) Virtex FPGA | 2018-02-01

Virtex-II系列應用指南

嵌入式系統(tǒng) Virtex-II系列應用指南 FPGA | 2017-06-06

科匯推出Virtex-4 FX LC開發(fā)套件，將在IIC-China上展示

zhangwde | 2006-02-22

目標設(shè)計平臺使基于FPGA的系統(tǒng)開發(fā)易如反

嵌入式系統(tǒng) 目標設(shè)計平臺系統(tǒng)開發(fā) FPGA Virtex-6 Spartan-6 | 2017-06-06

賽靈思借助新一代FPGA搶占ASIC/ASSP市場

yongzhe | 2005-12-28

Virtex-5 FPGA ML501評估平臺電路圖(4)

設(shè)計方案 Virtex-5 ML501 評估平臺電路圖 | 2009-07-15

基于FPGA的TD-LTE系統(tǒng)上行同步的實現(xiàn)

嵌入式系統(tǒng) TD-LTE Virtex-5 FPGA | 2017-06-05

Virtex-5 FPGA ML501評估平臺電路圖(3)

設(shè)計方案 Virtex-5 ML501 評估平臺電路圖 | 2009-07-15

VIRTEX-5與DDR3 SDRAM能互操作了

XTech | 2007-08-03

RocketIO GTX 收發(fā)器

嵌入式系統(tǒng) Virtex-5 Xilinx FPGA | 2017-06-06

焦點

推薦視頻

技術(shù)專區(qū)

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();