<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 一種基于FPGA的數(shù)字秒表設(shè)計方法

          一種基于FPGA的數(shù)字秒表設(shè)計方法

          作者: 時間:2012-03-07 來源:網(wǎng)絡(luò) 收藏

          該模塊的源程序以及ModelSim仿真輸出結(jié)果如下:

          本文引用地址:http://www.ex-cimer.com/article/190686.htm


          模10計數(shù)器的VHDL源程序與模6計數(shù)器類似,為節(jié)省篇幅,不再給出。
          2.3 使能信號轉(zhuǎn)換模塊
          輸入的開始和停止信號是單個脈沖信號,而計數(shù)器要持續(xù)計數(shù)所需的使能信號是持續(xù)的高電平,所以需要通過使能控制電路實現(xiàn)使能信號的轉(zhuǎn)換。該模塊的VHDL源程序以及ModelSim仿真輸出結(jié)果如下:
          該模塊源程序:
          h.jpg
          2.4 譯碼顯示模塊
          由上面的設(shè)計可知,計數(shù)器輸出為二進(jìn)制碼,不能直接點亮數(shù)碼管,要想將計數(shù)結(jié)果通過數(shù)碼管顯示必須再設(shè)計一個七段譯碼電路,以便將計數(shù)結(jié)果輸出。通過分析可知該譯碼器是一個4輸入,7輸出元件,其真值表如表1所示:

          k.jpg

          分頻器相關(guān)文章:分頻器原理


          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();