基于ADSP21060和VirtexII的圖像處理系統(tǒng)設(shè)計

圖像處理系統(tǒng)多采用DSP陣列、DSP加FPGA/CPLD或單由FPGA/CPLD器件等方式構(gòu)成。采用DSP陣列構(gòu)成的圖像處理系統(tǒng),其優(yōu)點是處理功能可以通過軟件靈活修改,其缺點主要有功耗大、體積大、成本高;采用單由FPGA/CPLD等可編程器件構(gòu)成的系統(tǒng),可以避免DSP陣列系統(tǒng)功耗大、體積大的缺點,并可以根據(jù)系統(tǒng)要求,在硬件構(gòu)造上作靈活的配置,但對于復(fù)雜的算法,其設(shè)計復(fù)雜度急劇上升。正因為如此,當(dāng)前很多設(shè)計選擇DSP加FPGA/CPLD的結(jié)構(gòu)來構(gòu)造圖像處理系統(tǒng)。本空間太陽望遠(yuǎn)鏡星載圖像處理系統(tǒng),正是一種基于DSP和FPGA構(gòu)造的圖像處理系統(tǒng)。本文討論了系統(tǒng)的功能任務(wù)、系統(tǒng)結(jié)構(gòu)、FPGA設(shè)計的邏輯模塊、DSP的軟件結(jié)構(gòu)和原理樣機的實驗結(jié)果。

1 圖像處理系統(tǒng)的功能和任務(wù)

1.1 系統(tǒng)的外圍接口

　　系統(tǒng)的外圍接口如圖1。處理系統(tǒng)接收來自CCD單元的圖像數(shù)據(jù)和同步信號,同時向CCD單元提供復(fù)位、曝光開始、數(shù)據(jù)讀出等控制信號;CEU是一個管理機,管理和控制CCD單元、圖像處理單元和壓縮單元,CEU單元向圖像處理系統(tǒng)發(fā)送各種命令,如CCD標(biāo)定、正常的觀測測試及觀測數(shù)據(jù)處理所需要的數(shù)據(jù),如觀測模式、時間等;系統(tǒng)將處理完成的數(shù)據(jù)送到壓縮單元進一步壓縮。

1.2 系統(tǒng)的圖像處理任務(wù)

　　圖像處理系統(tǒng)的任務(wù)是接收CCD傳來的圖像和同步信號,進行圖像積分、輻射校正、幾何校正、磁圖偏陣計算和圖像格式化,然后把數(shù)據(jù)送到壓縮單元進行壓縮。

　　(1)圖像積分:也就是圖像的多幀疊加,其目的是提高信噪比和消除圖像的時間相關(guān)性以壓縮數(shù)據(jù)量?？臻g太陽望遠(yuǎn)鏡有三個觀測模式,分別是爆發(fā)模式、活動區(qū)模式和寧靜態(tài)模式。經(jīng)計算,三種觀測模式下圖像積分的幀數(shù)分別是:4幀、24幀、240幀;每個模式又順次觀測六個分量,六個分量分別是:SV1、SV2、SQ1、SQ2、SU1、SU2。爆發(fā)模式的觀測時間是30s。30s的時間是這樣安排的:每個分量連續(xù)采集4幀,每秒一幀,然后1s進行偏振光學(xué)元件的切換,如此直到六個分量觀測完畢?；顒訁^(qū)模式由6個連續(xù)的爆發(fā)周期構(gòu)成,觀測時間是3min;而寧靜態(tài)模式又是10次活動區(qū)模式周期構(gòu)成,觀測周期是30min。

　　(2)圖像的輻射校正:圖像由于受到大氣擾動、傳感器自身特性、宇宙射線等輻射的影響,圖像的質(zhì)量會產(chǎn)生退化,必須進行輻射校正。主要考慮CCD的校正(暗流、偏置、平場)和條紋斑點的消除兩個方面。

　　(3)圖像的幾何校正:圖像的幾何校正,成像過程中引起的幾何畸變的校正;由于系統(tǒng)或隨機因素造成圖像產(chǎn)生幾何畸變,必須進行校正?？紤]圖像漂移的校正,采用相關(guān)技術(shù),求出活動圖像相對于參考圖像的的漂移量,再采用線性內(nèi)插累加的方式,實現(xiàn)漂移前后圖像的積分問題。根據(jù)太陽米粒的存活壽命,幾何校正只對寧靜模式觀測進行,并且是以3min作為校正時間間隔。

　　(4)圖像的偏振計算:空間太陽望遠(yuǎn)鏡主要進行太陽磁場測量,磁圖的偏振歸算也是重要任務(wù)之一。磁場圖像的歸算還可以是數(shù)據(jù)量壓縮1.5倍。

　　(5)圖像格式化:給圖像加上圖像頭,應(yīng)包括:儀器號、時間、觀測模式、觀測分量等。
2 圖像處理系統(tǒng)設(shè)計

2.1 系統(tǒng)結(jié)構(gòu)

　　系統(tǒng)的硬件結(jié)構(gòu)框圖如圖2。FPGA中的硬件模塊,包括積分單元、多路開關(guān)單元、兩個SDRAM控制器和串口控制器。DSP的所有總線都伸入到FPGA內(nèi)部。存儲器由兩個SDRAM單元和一個SRAM單元構(gòu)成,SRAM只供DSP使用。系統(tǒng)接收CCD傳來的圖像,在積分單元進行圖像積分,積分就緒的圖像再由DSP進行輻射校正、幾何校正、偏振計算和圖像格式化等操作,最后通過DSP的片上串口將圖像送到壓縮單元。通過串口單元系統(tǒng)與管理機單元通信,接受管理和控制。由于圖像積分與DSP的數(shù)據(jù)處理、數(shù)據(jù)傳送是同時并行進行的,因此積分器和DSP必須采用相互獨立的存儲區(qū)。為了避免圖像在積分器和DSP的存儲區(qū)之間來回進行圖像傳送,在設(shè)計中采用多路開關(guān)進行存儲區(qū)乒乓方式切換。

圖2 系統(tǒng)硬件結(jié)構(gòu)圖

2.2 FPGA邏輯模塊

　　FPGA內(nèi)部設(shè)計的邏輯模塊主要包括圖像積分單元、通路選擇單元、異步通用串口(UART)單元、兩個SDRAM控制和其它附加邏輯。下面分別介紹各塊的結(jié)構(gòu),由于SDRAM控制器和串口單元(UART)均采用IP核實現(xiàn),這里不作詳細(xì)介紹。