一種基于FPGA的實(shí)時(shí)紅外圖像放大模塊
加入技術(shù)交流群
2．2 算法實(shí)現(xiàn)
圖像處理模塊的具體實(shí)現(xiàn)結(jié)構(gòu)如圖4所示。該模塊由3個(gè)部分構(gòu)成：ram_control模塊實(shí)現(xiàn)RAM控制和行放大；calculate模塊實(shí)現(xiàn)列放大和數(shù)據(jù)輸出；dpram為雙口RAM用于數(shù)據(jù)存儲。本文引用地址：http://www.ex-cimer.com/article/190968.htm
(1)ram_control模塊。D_SYP為2倍的像素時(shí)鐘輸入，SYP為像素時(shí)鐘，SYL為行同步信號，G_reset為全局復(fù)位信號，data_in為數(shù)據(jù)輸入端口，cal_done為列運(yùn)算完成信號指示，done為行放大完成信號，其余信號為dpram控制信號。
(2)calculate模塊。caleulate模塊與ram_control模塊功類似，再運(yùn)算完成后可以控制數(shù)據(jù)輸出到下一個(gè)功能模塊。
(3)dpram。dpram可以實(shí)現(xiàn)不同速率的輸入和輸出，還可以根據(jù)需求改變同一個(gè)RAM口的不同速率的輸入和輸出，本文采用了兩路不同的時(shí)鐘分別控制ram_a口和ram_b口，同一個(gè)口用同樣的時(shí)鐘讀入讀出數(shù)據(jù)。
3 系統(tǒng)仿真與實(shí)現(xiàn)
圖5為quartus功能仿真結(jié)果，時(shí)鐘速率和數(shù)據(jù)輸入均為模擬產(chǎn)生，根據(jù)仿真結(jié)果可以看出，地址發(fā)生器和數(shù)據(jù)輸出均按照設(shè)計(jì)要求輸出，理論上可以實(shí)現(xiàn)放大功能。
圖6為紅外機(jī)芯組件GW160×120所采集到的原始圖像，圖7為采用本文放大算法后采集到的圖像。對比發(fā)現(xiàn)圖像質(zhì)量較好，沒有馬賽克現(xiàn)象，可以滿足觀察需要，達(dá)到了設(shè)計(jì)要求。
4 結(jié)語
本文介紹了基于FPGA的改進(jìn)型線性插值圖像放大模塊的設(shè)計(jì)方法，將常用放大算法架構(gòu)進(jìn)行了優(yōu)化提高了運(yùn)行效率，在不明顯降低插值效果的前提下降低了計(jì)算量。在以后的應(yīng)用中如果硬件資源滿足需求，可以把雙三次插值應(yīng)用于紅外機(jī)芯系統(tǒng)。由于系統(tǒng)采用了FPGA進(jìn)行設(shè)計(jì)，因此具有很強(qiáng)的擴(kuò)展性，可以在不改變硬件系統(tǒng)的基礎(chǔ)上進(jìn)行算法改進(jìn)，增加了系統(tǒng)的靈活性和適應(yīng)性。
評論