<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的WALLACE TREE乘法器設(shè)計

          基于FPGA的WALLACE TREE乘法器設(shè)計

          作者: 時間:2011-11-16 來源:網(wǎng)絡(luò) 收藏

          下面對2個3:2 CSA壓縮器合并成一個6:4壓縮器單元運算邏輯做理論推導,其中:
          ,形成一個直通電路。

          本文引用地址:http://www.ex-cimer.com/article/190974.htm

          e.JPG


          從圖3可以看出, 的6:4壓縮器單元只用一個slice就可以實現(xiàn)。而幾乎所有Xilinx的器件內(nèi)部slice結(jié)構(gòu)都類似,因此該6:4壓縮器在基本的器件中都可以通過此手動編輯方法實現(xiàn),形成一個可供頂層邏輯調(diào)用的硬宏模塊。



          關(guān)鍵詞: WALLACE FPGA TREE 乘法器設(shè)計

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();