全加器功能及應(yīng)用的仿真設(shè)計(jì)分析
加入技術(shù)交流群
采用同樣的方法，將全加器本位和Si的真值表寫入邏輯轉(zhuǎn)換儀，操作邏輯轉(zhuǎn)換儀相應(yīng)的圖標(biāo)，可以準(zhǔn)確地得到全加器本位和Si的標(biāo)準(zhǔn)與或表達(dá)式或最簡與或表達(dá)式，
，及其相應(yīng)的邏輯電路圖。通過邏輯轉(zhuǎn)換儀設(shè)計(jì)出全加器的功能，進(jìn)行仿真測(cè)試，如圖2所示。是根據(jù)設(shè)計(jì)得到邏輯表達(dá)式或邏輯圖，按照最簡仿真電路圖圖2(a)，利用Multisim仿真軟件中字信號(hào)發(fā)生器XWG(Word Generator，又稱數(shù)字邏輯信號(hào)源)這個(gè)能產(chǎn)生32路(位)同步邏輯信號(hào)的儀器，用來對(duì)數(shù)字邏輯電路進(jìn)行測(cè)試。XWG1產(chǎn)生全加器3個(gè)輸入變量的二進(jìn)制邏輯組合。使用時(shí)，對(duì)字信號(hào)發(fā)生器面板上的各個(gè)選項(xiàng)和參數(shù)進(jìn)行適當(dāng)設(shè)置，才能使其正常工作和顯示。全加器仿真測(cè)試時(shí)參數(shù)設(shè)計(jì)地址為0000～0007、控制按循環(huán)輸出及逐個(gè)加1遞增方式編碼、選擇內(nèi)部觸發(fā)方式、輸出頻率為1 kHz，作為電路信號(hào)。邏輯分析儀XIA(Logic Analyzer)可以同步記錄和顯示16路邏輯信號(hào)，用于對(duì)數(shù)字邏輯信號(hào)進(jìn)行高速采集和時(shí)序分析。XLA1測(cè)試全加器輸入輸出的仿真波形，如圖2(b)所示，圖中波形從上至下分別是全加器輸出和Si、進(jìn)位Ci、輸入Ai、Bi及低位進(jìn)位Ci-1。從對(duì)應(yīng)關(guān)系上觀察分析實(shí)際結(jié)果與理論設(shè)計(jì)相吻合，而且無競爭和冒險(xiǎn)現(xiàn)象產(chǎn)生。從輸入變量波形的對(duì)應(yīng)關(guān)系可見，字信號(hào)發(fā)生器XWG的輸出，隨著輸出端子號(hào)的增加頻率按照二分頻在衰減，如圖2(b)所示，每增加一個(gè)輸出端，頻率就衰減二分之一。所以在使用XWG時(shí)，輸入的對(duì)應(yīng)關(guān)系一定要準(zhǔn)確，否則就仿真不出結(jié)果。本文引用地址：http://www.ex-cimer.com/article/191007.htm
3．2 集成全加器仿真分析
在實(shí)際應(yīng)用中廣泛采用的是集成全加器，代號(hào)74LS283。它是一個(gè)四位全加器，可以實(shí)現(xiàn)四位加法運(yùn)算和功能擴(kuò)展應(yīng)用。全加器74LS283功能仿真電路如圖3(a)所示。為了能夠監(jiān)測(cè)判斷出集成芯片的完好狀態(tài)，將兩個(gè)加數(shù)中的一個(gè)及低位進(jìn)位均設(shè)置為高電平“1”接電源VCC，這樣全加器輸出的和就應(yīng)該與另一個(gè)加數(shù)完全相同，仿真結(jié)果如圖3(b)所示。圖中從上至下分別顯示的波形是加數(shù)B4、B3、B2、B1，本位和S4、S3、S2、S1，最高位進(jìn)位C4。仿真測(cè)試時(shí)字信號(hào)發(fā)生器參數(shù)設(shè)計(jì)地址從0000～000F，其余設(shè)置同上。圖3結(jié)果表明全加器74LS283的芯
片完好，功能準(zhǔn)確。
評(píng)論