基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

其中ALE，WR分別連接處理器的地址鎖存和WR引腳。而處理器設(shè)置成地址總線和數(shù)據(jù)總線分時(shí)復(fù)用的模式。這樣FPGA可以通過(guò)ALE信號(hào)來(lái)鎖存處理器的地址。而控制命令生成器用來(lái)譯碼產(chǎn)生相應(yīng)的命令和操作。DMA控制器是我們自己編寫(xiě)的特定的控制器，它需在收到處理器的DMA使能命令的情況下使得DMA_EN有效，然后在收到DMA開(kāi)啟信號(hào)DMA_restart后，才會(huì)啟動(dòng)一次DMA傳輸數(shù)據(jù)，每啟動(dòng)一次傳輸一頁(yè)2 K的數(shù)據(jù)。在傳輸過(guò)程中，因?yàn)槭嵌嗥現(xiàn)IFO的讀，為了數(shù)據(jù)不會(huì)亂，我們通過(guò)一個(gè)特定的控制器將DMA_FLASH_WE和多片F(xiàn)IFO的DMA_FIFO_RD匹配的統(tǒng)一起來(lái)產(chǎn)生了多片F(xiàn)IFO輪換讀的操作。
在采樣速率選擇的設(shè)計(jì)中，我們是應(yīng)用先微處理器的軟件系統(tǒng)給FPGA的硬件系統(tǒng)一個(gè)采樣速率選擇值，而后FPGA的硬件系統(tǒng)內(nèi)部將譯碼微處理器給的頻率值，頻率選擇器將根據(jù)這個(gè)數(shù)值產(chǎn)生相應(yīng)的頻率輸出，頻率選擇器輸出的頻率又將輸入到控制AD轉(zhuǎn)換的狀態(tài)機(jī)里，這樣控制AD轉(zhuǎn)換的狀態(tài)機(jī)將根據(jù)輸入的頻率進(jìn)行相應(yīng)的頻率采集、數(shù)據(jù)的讀取和向FIFO寫(xiě)數(shù)據(jù)等操作。

3 控制與存儲(chǔ)模塊
本系統(tǒng)在存儲(chǔ)方式設(shè)計(jì)時(shí)采用流水線操作方式。Nandflash存儲(chǔ)器的寫(xiě)入有兩個(gè)階段：數(shù)據(jù)加載階段(即通過(guò)I／O端口將數(shù)據(jù)寫(xiě)入頁(yè)數(shù)據(jù)寄存器)和編程階段(在芯片內(nèi)部，將頁(yè)數(shù)據(jù)寄存器中的數(shù)據(jù)轉(zhuǎn)存到非易失性存儲(chǔ)單元內(nèi))。數(shù)據(jù)編程階段是自動(dòng)進(jìn)行的，不需要外部系統(tǒng)的其它操作，但它需要很長(zhǎng)的時(shí)間，其典型值是200μs。而如果采用流水線存儲(chǔ)方式就可克服Nandflash芯片寫(xiě)入速度較慢的缺點(diǎn)。應(yīng)用流水線操作方式對(duì)Nandflash存儲(chǔ)器進(jìn)行寫(xiě)操作流程原理如圖3所示。首先對(duì)第一片Nandflash進(jìn)行數(shù)據(jù)的加載，數(shù)據(jù)加載完后，第一片Nandflash隨后就將進(jìn)入自動(dòng)數(shù)據(jù)編程階段；然后再對(duì)第二片Nandflash進(jìn)行數(shù)據(jù)的加載，數(shù)據(jù)加載完后，第二片Nandflash也將進(jìn)入自動(dòng)數(shù)據(jù)編程階段；然后依次對(duì)第三片Nandflash和第四片Nandflash進(jìn)行相同的上述操作。而當(dāng)?shù)谒钠琋andflash數(shù)據(jù)加載完后，第一片Nandflash剛好已經(jīng)自動(dòng)編程數(shù)據(jù)結(jié)束，接著再?gòu)牡谝黄琋andflash重復(fù)剛開(kāi)始的加載數(shù)據(jù)和自動(dòng)編程數(shù)據(jù)階段。就這樣如此循環(huán)一直到數(shù)據(jù)采集完成。這就是流水線的存儲(chǔ)方式。從整體時(shí)間來(lái)看，整個(gè)系統(tǒng)在一直的進(jìn)行著數(shù)據(jù)的傳輸和存儲(chǔ)。