基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

摘要 針對(duì)一般無(wú)線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn)，提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列，在發(fā)送端，對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制；在接收端，對(duì)收到的擴(kuò)頻調(diào)制信號(hào)進(jìn)行解擴(kuò)，增強(qiáng)了系統(tǒng)的抗干擾性和可靠性。同時(shí)在Altera公司的QuartusⅡ軟件中，使用硬件描述語(yǔ)言VHDL和原理圖相結(jié)合的方法進(jìn)行了電路的設(shè)計(jì)實(shí)現(xiàn)。通過(guò)把電路下裁到Altera公司的CycloneIII的EP3C10E144C8N芯片中調(diào)試，驗(yàn)證了擴(kuò)頻系統(tǒng)的可行性。
關(guān)鍵詞 擴(kuò)頻；pn碼；FPGA

由于擴(kuò)頻通信系統(tǒng)具有抗干擾性好、抗多徑衰落能力強(qiáng)，可高精度測(cè)量、多址復(fù)用等優(yōu)良特性，多年來(lái)得到了迅速發(fā)展和廣泛應(yīng)用。

1 直擴(kuò)系統(tǒng)基本原理
直接擴(kuò)頻通信就是在發(fā)射端利用高速率擴(kuò)頻序列去擴(kuò)展信息數(shù)據(jù)的頻譜，包括偽碼調(diào)制和載波調(diào)制這兩個(gè)過(guò)程。與一般常見(jiàn)的窄帶通信方式不同，主要體現(xiàn)在信息數(shù)據(jù)經(jīng)擴(kuò)展頻譜以后成為寬帶信號(hào)，再經(jīng)過(guò)相關(guān)處理恢復(fù)成窄帶信號(hào)后解調(diào)出信息數(shù)據(jù)，因此它具有信號(hào)相關(guān)處理和偽隨機(jī)編碼調(diào)制兩大特點(diǎn)。

直接擴(kuò)頻通信系統(tǒng)組成原理如圖1所示，在發(fā)端輸入的信息先經(jīng)信息調(diào)制成為數(shù)字信號(hào)，然后由擴(kuò)頻碼發(fā)生器產(chǎn)生的擴(kuò)頻碼序列調(diào)制數(shù)字信號(hào)以展寬信號(hào)的頻譜。展寬后的信號(hào)再調(diào)制到射頻發(fā)送出去。在接收端將收到的寬帶射頻信號(hào)，變頻至中頻，然后由本地產(chǎn)生的與發(fā)端相同的擴(kuò)頻碼序列去相關(guān)解擴(kuò)，再經(jīng)信息解調(diào)、恢復(fù)成原始信息輸出。

2 系統(tǒng)總體方案
在發(fā)射系統(tǒng)中，首先產(chǎn)生8位的串行信息碼data_in，然后與來(lái)自pn碼發(fā)生器的擴(kuò)頻偽碼序列進(jìn)行模2加，完成信號(hào)的頻譜擴(kuò)展，得到擴(kuò)頻信號(hào)data_kuo。在接收端經(jīng)過(guò)pn碼同步捕獲后，將擴(kuò)頻調(diào)制信號(hào)與本地同步擴(kuò)頻序列進(jìn)行異或運(yùn)算，得到解擴(kuò)信號(hào)data_jie，比較data_ kuo與data_jie波形圖，從而驗(yàn)證系統(tǒng)擴(kuò)頻解擴(kuò)的效果與可行性。

3 系統(tǒng)模塊化設(shè)計(jì)
3. 1 信息碼輸入模塊的產(chǎn)生
該模塊功能是利用8位移位寄存器，在時(shí)鐘信號(hào)的控制下移位輸出8位信息碼。clr為裝載信號(hào)，當(dāng)clr=0時(shí)，從撥碼開(kāi)關(guān)并行讀入8位信息碼，裝入到內(nèi)部8位寄存器中，當(dāng)clr=1時(shí)，將輸入的8位信息碼在時(shí)鐘信號(hào)的控制下實(shí)現(xiàn)串行移位輸出。
仿真結(jié)果如圖2所示，擴(kuò)頻前的數(shù)據(jù)信息為11000110B。