基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

　引言

　　數(shù)據(jù)采集在工業(yè)測控領(lǐng)域里有廣泛的應(yīng)用，它已成為計(jì)算機(jī)測控系統(tǒng)的一個重要的環(huán)節(jié)，尤其在設(shè)備故障監(jiān)測系統(tǒng)中，由于各種設(shè)備的結(jié)構(gòu)復(fù)雜，運(yùn)動形式多種多樣，發(fā)生故障的可能部位很難確定，因此我們需要從設(shè)備的各個部位來提取大量的、連續(xù)的數(shù)據(jù)作為設(shè)備狀態(tài)的信息，以此來分析、判斷設(shè)備是否存在故障，這就需要高速、高性能的數(shù)據(jù)采集系統(tǒng)來保證采集到的數(shù)據(jù)的實(shí)時性；同時，我們需要對同一設(shè)備的不同位置的信號進(jìn)行同步采集，并借助一些手段來提取特征（例如繪制軸心軌跡圖）以判斷設(shè)備的運(yùn)行狀態(tài)。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中，通常采用單片機(jī)或DSP作為主控制器來控制ADC、存儲器及其他相關(guān)的外圍電路來工作。隨著可再生能源應(yīng)用的日益增多，以此建立的分布式發(fā)電系統(tǒng)也逐漸增加。為了更好地對分布式電源進(jìn)行控制，通常需要對多個模擬信號進(jìn)行實(shí)時數(shù)據(jù)采集，同時為了保證數(shù)據(jù)的一致性，必須同時對數(shù)據(jù)進(jìn)行采樣[1-2]。常用的數(shù)據(jù)采集方案往往以單片機(jī)為控制核心，控制A/D(模數(shù)轉(zhuǎn)換器)對多路信號進(jìn)行采集及處理，但由于單片機(jī)本身的指令周期以及處理速度的影響，難以達(dá)到對多通道高速數(shù)據(jù)實(shí)時采集的要求；并且單片機(jī)控制的各種功能模塊要靠軟件的運(yùn)行來實(shí)現(xiàn)，軟件運(yùn)行時間在整個采樣時間中占很大的比例，對并行的多路高速數(shù)據(jù)采集的速度和效率較低；而FPGA在高速數(shù)據(jù)采集方面相比單片機(jī)具有較好的優(yōu)勢，全部控制邏輯由硬件來完成，適合對時序要求嚴(yán)格的多路高速實(shí)時數(shù)據(jù)采集系統(tǒng)[3]。

　　1 系統(tǒng)結(jié)構(gòu)圖

　　分布式電源通常通過并網(wǎng)逆變器接入電網(wǎng)，為了實(shí)現(xiàn)對分布式發(fā)電的靈活控制，需要采集電網(wǎng)側(cè)的電壓電流信號、分布式電源逆變器側(cè)的電壓電流信號以及逆變器直流母線側(cè)的電壓和電流。采集系統(tǒng)整體結(jié)構(gòu)如圖1所示。主要包括電壓電流互感器、強(qiáng)電隔離電路、模擬信號處理電路、模數(shù)轉(zhuǎn)換（A/D）電路、A/D控制電路、FFT運(yùn)算電路、頻率測量電路、三相PLL相位鎖定電路、雙口RAM控制模塊以及CPU對FPGA控制的邏輯控制模塊等[4]。

　　設(shè)計(jì)的采集系統(tǒng)主要采用Altera公司的FPGA（Cyclone II EP2C20Q240）來實(shí)現(xiàn)[6]。在FPGA內(nèi)部，集成了大部分的控制模塊，主要有A/D轉(zhuǎn)換控制模塊、雙口RAM控制模塊、頻率測量模塊及FFT運(yùn)算模塊等，采集到的數(shù)據(jù)存儲到外部的雙口RAM中，以便與CPU共享數(shù)據(jù)。

　　2 系統(tǒng)模塊設(shè)計(jì)

　　2.1 模擬信號處理電路

　　模擬信號處理電路如圖2所示，主要處理傳感器輸出的模擬信號，并送入A/D模塊。電阻R1的阻值選擇10 kΩ，可以減少整個電路對干擾的敏感性；電容C1可以減少高頻干擾電流的差模和共模的干擾，為了使信號不產(chǎn)生延時，電容值一般選取100 pF以下；為了使整個電路有很強(qiáng)的抗共模干擾能力，在運(yùn)算放大器的同相輸入端接2R2的電阻以使整個電路保持較好的對稱性；輸入端的2個分裂電阻之間接G位二極管以對整個電路保護(hù)，防止突然的過電壓，G位二極管應(yīng)該選擇具有低反向電流的快速二極管，在本設(shè)計(jì)中選用安捷倫的HSMS2702。

　　2.2 A/D轉(zhuǎn)換控制模塊

　　A/D轉(zhuǎn)換電路采用德州儀器（TI）公司生產(chǎn)的ADS7864[5]，該芯片是高速6通道全差分輸入雙12位A/D轉(zhuǎn)換器，內(nèi)部含有2個500 kHz采樣速率的逐次逼近模數(shù)轉(zhuǎn)換器，可以同時進(jìn)行采樣和轉(zhuǎn)換，2個模數(shù)轉(zhuǎn)換器分別對應(yīng)三路輸入通道（第一個模數(shù)轉(zhuǎn)換器對應(yīng)的通道為A0、B0、C0，第二個模數(shù)轉(zhuǎn)換器對應(yīng)的通道為A1、B1、C1），芯片含有三路差分采樣/保持放大器和一個多路模擬開關(guān)。六路通道被分為三對，各由HOLDA、HOLDB、HOLDC三個信號控制為采樣或保持模式，輸入信號在進(jìn)入采樣保持電路之前經(jīng)過全差分電路運(yùn)算，使其在500 kHz采樣率的情況下仍能保持高達(dá)80 dB的共模抑制比，對于高噪聲環(huán)境下輸入噪聲的抑制起到了非常重要的作用。