基于FPGA的外部存儲(chǔ)器設(shè)計(jì)

摘要：為了提高雷達(dá)海量數(shù)據(jù)的處理速度，采用FPGA設(shè)計(jì)了一種高速外部存儲(chǔ)器，通過(guò)多次實(shí)驗(yàn)，驗(yàn)證了設(shè)計(jì)方法的可行性。高速外部存儲(chǔ)器可以有效地提高數(shù)據(jù)存儲(chǔ)速度，節(jié)約讀／寫(xiě)時(shí)間，從而滿足信號(hào)處理的高速實(shí)時(shí)的要求。這種方法充分利用FPGA設(shè)計(jì)方便，SDRAM和FLASH的存儲(chǔ)讀寫(xiě)速度快的優(yōu)勢(shì)，具有成本低廉，兼容性強(qiáng)，易于工程實(shí)現(xiàn)的特點(diǎn)。
關(guān)鍵詞：雷達(dá)信號(hào)處理；FPGA；SDRAM；FLASH；存儲(chǔ)器設(shè)計(jì)

0 引言
隨著雷達(dá)技術(shù)的進(jìn)一步發(fā)展，對(duì)雷達(dá)信號(hào)處理的要求越來(lái)越高，在實(shí)時(shí)信號(hào)處理過(guò)程中有大量數(shù)據(jù)需要存儲(chǔ)，由于FPGA本身的存儲(chǔ)器容量非常小，根本滿足不了雷達(dá)信號(hào)處理過(guò)程中的需求，為解決這一問(wèn)題，通過(guò)查詢資料，引入SDRAM和FLASH作為FPGA的外部存儲(chǔ)器。SDRAM存儲(chǔ)器以其快速、方便和價(jià)格相對(duì)便宜，因而，常被用在雷達(dá)信號(hào)實(shí)時(shí)處理上。選擇SDRAM而沒(méi)有SRAM是因?yàn)镾RAM價(jià)格太貴，SDRAM相對(duì)便宜。沒(méi)有選擇DDR SDRAM的原因是因?yàn)樵趯?shí)際的雷達(dá)信號(hào)處理中并不需要那么高burst率，SDRAM足以滿足實(shí)際需求。SDRAM主要作用：在MTI處理時(shí)作為周期延遲器件、動(dòng)態(tài)雜波圖的存儲(chǔ)和數(shù)據(jù)暫存等功能。雖然SDRAM有存儲(chǔ)容量大、價(jià)格相對(duì)便宜等優(yōu)點(diǎn)，但是其斷電所有數(shù)據(jù)丟失的缺點(diǎn)，使其僅在FPGA外部連接SDRAM作為外部存儲(chǔ)器件顯然是不能滿足設(shè)計(jì)需求的，因此，在設(shè)計(jì)過(guò)程中考慮到FLASH存儲(chǔ)。在設(shè)計(jì)中用FLASH存儲(chǔ)一些斷電不能丟失的數(shù)據(jù)，如：脈沖壓縮處理時(shí)的匹配濾波器系數(shù)、MTI處理時(shí)雜波加權(quán)系數(shù)、CFAR處理時(shí)的對(duì)數(shù)表以及一些函數(shù)求值等。

1 存儲(chǔ)電路設(shè)計(jì)
1．1 SDRAM存儲(chǔ)電路設(shè)計(jì)
在硬件電路設(shè)計(jì)過(guò)程中，先通過(guò)SDRAM的I／O接口電平標(biāo)準(zhǔn)選擇FPGA的外圍I／O電平標(biāo)準(zhǔn)，從而解決電氣互聯(lián)問(wèn)題。根據(jù)實(shí)時(shí)信號(hào)處理過(guò)程中所需的存儲(chǔ)容量以及FPGA的型號(hào)，選擇了4片SDRAM存儲(chǔ)器，用于輸入／輸出緩存。芯片的型號(hào)為K4S641632N-LC／L75。SDRAM工作模式有多種，內(nèi)部操作是一個(gè)復(fù)雜的狀態(tài)機(jī)。SDRAM的管腳可以分為以下幾類：控制信號(hào)，包括片選、時(shí)鐘、時(shí)鐘使能、行列地址選擇、讀／寫(xiě)選擇、數(shù)據(jù)有效等。地址線行列復(fù)用，數(shù)據(jù)引線是雙向傳輸。SDRAM的所有操作都同步于時(shí)鐘，都是在時(shí)鐘上升沿時(shí)控制管腳和地址輸入的狀態(tài)，進(jìn)而產(chǎn)生多種需要的命令。
SDRAM與FPGA的連接，要把FPGA的普通I／O與SDRAM的除電源、NC和接地管腳之外管腳連接起來(lái)即可，所有的控制與工作時(shí)序都是由FPGA提供，由于管腳太多，采取了網(wǎng)絡(luò)標(biāo)號(hào)連接，其電路原理圖如圖1所示。由于篇幅關(guān)系，只給出了部分電路圖。