基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)

摘要：為了實(shí)現(xiàn)對(duì)0～1 MHz的信號(hào)進(jìn)行測(cè)量以及顯示的目的，制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲(chǔ)示波器。采用硬件與軟件相配合的設(shè)計(jì)方法，主要模塊有基于FPGA的最小系統(tǒng)模塊、信號(hào)調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路模塊、VGA顯示模塊、4×4矩陣鍵盤模塊和RAM存儲(chǔ)以及FLASH存儲(chǔ)模塊。具有模擬信號(hào)可進(jìn)行任意電平觸發(fā)、數(shù)字信號(hào)可使用上升沿和下降沿觸發(fā)、存儲(chǔ)回放、垂直靈敏度檔位設(shè)置、掃描速度檔位設(shè)置、VGA顯示多個(gè)界面等特點(diǎn)。通過波形測(cè)量實(shí)驗(yàn)，得到較好的顯示波形。
關(guān)鍵詞：FPGA；數(shù)字示波器；A／D采樣；VGA顯示

隨著信息技術(shù)的發(fā)展，對(duì)信號(hào)的測(cè)量技術(shù)要求越來越高，示波器的使用越來越廣泛。模擬示波器使用前需要進(jìn)行校正，使用比較麻煩；而數(shù)字示波器，由于受核心控制芯片的影響，對(duì)輸入信號(hào)的頻率有嚴(yán)格的限制?；?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/FPGA">FPGA的數(shù)字示波器，其核心芯片可達(dá)到50萬門，配合高速外圍電路，可以測(cè)量頻率為1 MHz的信號(hào)，有效地克服了以往示波器的不足。

1 系統(tǒng)方案設(shè)計(jì)
設(shè)計(jì)的數(shù)字示波器系統(tǒng)主要使用了Xilinx系統(tǒng)的開發(fā)環(huán)境，并在此環(huán)境內(nèi)部建立了AD采樣控制模塊、鍵盤控制模塊、VGA顯示模塊等多個(gè)模塊，從很大程度上減少了硬件電路的搭建，也因此提高了系統(tǒng)的穩(wěn)定性和可靠性，系統(tǒng)框圖如圖1所示。

另外，設(shè)計(jì)使用XPS將32位的MicroBlaze微處理器嵌入到了FPGA中，實(shí)現(xiàn)了可編程片的嵌入以及在可編程片上的系統(tǒng)設(shè)計(jì)。MieroBlaze通過LBM總線訪問片上的存儲(chǔ)模塊BlockRAM，然后通過OPB總線上掛接外設(shè)進(jìn)行接口連接和驅(qū)動(dòng)。
VGA顯示部分采用雙緩沖機(jī)制進(jìn)行工作，在FPGA內(nèi)部建立RAM，按照一定時(shí)序降RAM內(nèi)的緩存數(shù)據(jù)映射到VGA顯示屏上。

2 硬件設(shè)計(jì)
2．1 信號(hào)調(diào)理電路模塊
信號(hào)調(diào)理電路模塊，對(duì)輸入的模擬信號(hào)進(jìn)行處理，由于輸入電壓幅度為-2．5～+2．5 V之間，而后一級(jí)的AD模塊采用了12位的高速A／D轉(zhuǎn)換芯片ADS804，只能對(duì)0～2 V的電壓進(jìn)行模／數(shù)轉(zhuǎn)換，故需要將輸入電壓先抬升為0～5 V，在應(yīng)用運(yùn)算放大器進(jìn)行比例縮小，達(dá)到0～2 V的模數(shù)轉(zhuǎn)換要求。