基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)
加入技術(shù)交流群
3．3 存儲(chǔ)程序
存儲(chǔ)模塊分RAM存儲(chǔ)和FLASH存儲(chǔ)RAM存儲(chǔ)使用一個(gè)雙口RAM，寫和讀分開，波形數(shù)據(jù)滿足觸發(fā)條件時(shí)送進(jìn)RAM，存儲(chǔ)了1 024個(gè)點(diǎn)，其中前560組送住VGA顯示。
FLASH存儲(chǔ)完成掉電不丟失的存儲(chǔ)目的。20世紀(jì)使用開發(fā)板上的一塊型號(hào)為AM29LV160DB的FLASH存儲(chǔ)器，當(dāng)按下存儲(chǔ)健后，F(xiàn)LASH把RAM中的數(shù)據(jù)寫到FLASH中，根據(jù)資料中的讀寫時(shí)序圖，使用狀態(tài)機(jī)實(shí)現(xiàn)這個(gè)過程，當(dāng)按下回顯的按鍵時(shí)將FLASH中的數(shù)據(jù)讀回圖像顯示RAM，再顯示出來。
3．4 鍵盤程序
鍵盤采用4×4矩陣鍵盤，使用FPGA進(jìn)行掃描控制，實(shí)現(xiàn)人機(jī)交互。
鍵盤子程序主要包括數(shù)字通道、模擬通道、混合通道、存儲(chǔ)、回放、波形左移、波形右移、垂直靈敏度檔位設(shè)置，掃描速度檔位設(shè)置等功能與按鍵的對(duì)應(yīng)。
3．4．1 顯示分辨率分析
垂直方向劃分為10 div，設(shè)置3檔垂直靈敏度：1 000 mV／div，100 mV／div和10 V／div，即每div可代表1 000 mV，100 mV和10 mV。
A／D轉(zhuǎn)換模塊的模擬信號(hào)輸入端的輸入信號(hào)電壓為0～2 V，當(dāng)示波器滿刻度顯示時(shí)，被測(cè)信號(hào)的幅度將分別為：V11=1 V／div×10 div=10 V，V12=0．1 V／div×10 div=1 V，V13=10 mv／div×10 div=100 mV。A／D轉(zhuǎn)換器的滿刻度輸入值為Vmax=2 V，程控放大器電路的增益AN=Vmax／VIn，其中N=1，2，3，對(duì)應(yīng)于3檔不同垂直靈敏度的增益分別為：A1=2／10=0．2；A2=2／1=2；A3=2／0．1=20。
A／D轉(zhuǎn)換器的滿刻度輸入值為Vmax=5 V10 V，將AD采樣的值和數(shù)字信號(hào)的值據(jù)當(dāng)前檔位進(jìn)行計(jì)數(shù)存儲(chǔ)，即1μs／div時(shí)每10個(gè)點(diǎn)保存一個(gè)，1 ms，／div時(shí)每10 000個(gè)點(diǎn)保存一個(gè)，1 s／div時(shí)每采樣10 000 000個(gè)點(diǎn)保存一個(gè)。
3．4．2 掃描速率分析
A／D的轉(zhuǎn)換速率取決于被測(cè)信號(hào)的頻率范圍，或DSO對(duì)掃描速度的要求，設(shè)計(jì)掃描速度含1 ms／div，1μs，／div，1 s／div三檔，通過FPGA內(nèi)部建立分頻電路實(shí)現(xiàn)了最高采樣率16 MS／s，每10倍頻步進(jìn)，共六檔，增加了該示波器的實(shí)用性。水平顯示分辨率為64點(diǎn)／div，以保證顯示波形清晰穩(wěn)定。
3．5 VGA顯示部分
VGA顯示模塊使用雙緩沖機(jī)制，軟核MicroBlaze通過讀寫顯存來控制VGA顯示。VGA顯示可顯示3種顏色，利用了SOPC的優(yōu)勢(shì)。GRAM位寬32b，大大提高了FPGA刷屏的速度。vga_dn與GRAM對(duì)內(nèi)嵌的MCU設(shè)計(jì)成為BlackBox，MCU只需向相應(yīng)地址發(fā)送合適數(shù)據(jù)即可顯示想要的波形。本設(shè)計(jì)主要實(shí)現(xiàn)了的顯示為：底色，漢字，示波器的顯示框，波形數(shù)據(jù)。通過取字摸的方式，可在顯示屏上顯示中文信息。當(dāng)部分的數(shù)據(jù)進(jìn)行綜合時(shí)，這幾部分的數(shù)據(jù)各自有不同的優(yōu)先級(jí)，當(dāng)多部分重疊時(shí)，根據(jù)優(yōu)先級(jí)顯示出來。
4 總體效果
圖3為同時(shí)顯示2個(gè)數(shù)字通道和1個(gè)模擬通道的界面，通道1(CH1)為模擬通道，通道2(CH2)和通道3(CH3)為數(shù)字通道，輸入信號(hào)為一正弦波，峰一峰值為1．2 V，通道2，設(shè)定輸入信號(hào)信號(hào)電壓大于0為高電平，反之為低電平，故通道2為占空比為50％的矩形波。通道3設(shè)定輸入信號(hào)大于3．3 V為高電平，反之為低電平，故在本圖上通道3為占空比約為25％的矩形波。由圖可知觀察值與計(jì)算值相符。本文引用地址：http://www.ex-cimer.com/article/191068.htm
5 結(jié)語
設(shè)計(jì)實(shí)現(xiàn)了一款基于FPGA的VGA顯示的多通道數(shù)字存儲(chǔ)示波器。FPGA的高速性比其他控制芯片更適合于高速數(shù)據(jù)的采集和處理，另外FPGA內(nèi)部存儲(chǔ)模塊在完成輸入信號(hào)的量化存儲(chǔ)速度上有著外接RAM無法比擬的優(yōu)勢(shì)。通過測(cè)試，設(shè)計(jì)系統(tǒng)比較好地完成了各項(xiàng)設(shè)計(jì)要求。
評(píng)論