一種基于SOPC技術(shù)的EPA控制器

　　2.2 基于SOPC技術(shù)的CPU核心處理模塊

　　整個(gè)方案的實(shí)現(xiàn)是以接入實(shí)時(shí)工業(yè)以太網(wǎng)絡(luò)為目的，在芯片內(nèi)部實(shí)現(xiàn)部分EPA協(xié)議，同時(shí)控制器實(shí)現(xiàn)對(duì)工業(yè)以太網(wǎng)上的其他設(shè)備的監(jiān)控、顯示及數(shù)據(jù)分析。設(shè)計(jì)中采用Altera公司的新一代低成本的FPGA芯片EP1C12Q240C8芯片，該芯片包含有12060LE（邏輯單元），可根據(jù)實(shí)際需要，配置其NIOSⅡCPU軟核、與CPU相連的片內(nèi)外設(shè)和存儲(chǔ)器以及與片外存儲(chǔ)器和片外設(shè)備相連的接口等。

圖2是芯片系統(tǒng)結(jié)構(gòu)框圖

　　整個(gè)CPU處理器的硬軟件設(shè)計(jì)均在Quartus II 5.1版本上實(shí)現(xiàn)。NIOSⅡ處理器核是Altera公司的第二代用戶可配置的通用32位RISC軟核微處理器，是Altera公司特有的基于FPGA架構(gòu)的可配置的軟CPU內(nèi)核，其特性和外設(shè)可根據(jù)實(shí)際需要進(jìn)行增加或剪裁。所有NIOSⅡ處理器系統(tǒng)使用統(tǒng)一的指令和編程模型，并有三種類型以滿足不同設(shè)計(jì)的要求，分別是快速型、經(jīng)濟(jì)型和標(biāo)準(zhǔn)型。在本控制器中，所定制的NIOSⅡ軟核選用快速型，該內(nèi)核處理速度為49DMIPS，耗費(fèi)的邏輯門數(shù)為1400~1800LE，同時(shí)帶有硬件乘法器和硬件除法器。根據(jù)EPA網(wǎng)絡(luò)對(duì)控制器的要求，添加與CPU相連的片內(nèi)外設(shè)和片外設(shè)備接口：SDRAM控制器、片內(nèi)RAM、三態(tài)橋、UART、定時(shí)器、通用I/O口、LCD顯示驅(qū)動(dòng)電路和以太網(wǎng)接口。按照設(shè)計(jì)要求，在Quartus II 5.1版本下的對(duì)CPU的配置情況如圖3所示。FPGA芯片可根據(jù)實(shí)際需要靈活地增加功能，同樣對(duì)不必要的功能也可進(jìn)行刪減，以滿足快速、高效和低成本的設(shè)計(jì)。

　　在配置完CPU處理器的內(nèi)部結(jié)構(gòu)以后，按照設(shè)計(jì)需要對(duì)CPU的外圍進(jìn)行配置。由于該控制器是接入EPA網(wǎng)絡(luò)，需要實(shí)現(xiàn)EPA協(xié)議，而FPGA芯片EP1C12Q240C8的內(nèi)部只有288K的RAM，所以在片外擴(kuò)展了16M bits的FLASH-AM29LV160D和64M bits的SDRAM-HY57V641620的。從外部引入12V的直流電源，經(jīng)過電平轉(zhuǎn)換以后得到3.3V和1.5V的電源，為CPU、存儲(chǔ)器及其他受電設(shè)備供電。CPU上的時(shí)鐘源使用的是50MHz的鐘振。JTAG和EPCS下載口用于硬軟件的下載。將在Quartus Ⅱ上編輯的硬件程序和軟件程序通過JTAG和EPCS下載口，下載到FLASH和RAM（片內(nèi)或者片外）中，可進(jìn)行在線調(diào)試。該復(fù)位電路是由10KW電阻、10mF電容和按鍵組成，可實(shí)現(xiàn)按鍵低電平復(fù)位和上電低電平復(fù)位。

圖3 EP1C12Q240C8芯片配置情況

　　2.3 通信處理模塊

　　整個(gè)設(shè)計(jì)以FPGA芯片EP1C12Q240C8為數(shù)據(jù)處理中心，通過網(wǎng)絡(luò)通信，完成對(duì)工業(yè)以太網(wǎng)上的其他設(shè)備的數(shù)據(jù)通信，同時(shí)通過MAX3232實(shí)現(xiàn)和上位機(jī)的串口通信。在該模塊中，加入了LCD接口、行列式鍵盤接口和蜂鳴器接口，對(duì)工業(yè)以太網(wǎng)上的其他EPA設(shè)備進(jìn)行監(jiān)控和顯示，有較好的人機(jī)交互的功能。

　　在該設(shè)計(jì)中，網(wǎng)絡(luò)通信分為有線和無(wú)線兩種通信方式。其中，有線網(wǎng)絡(luò)通信使用的是10M/100M的LAN91C111的自適應(yīng)網(wǎng)卡芯片，并通過RJ45網(wǎng)口接入EPA網(wǎng)絡(luò)。LAN91C111是SMSC公司為嵌入式應(yīng)用系統(tǒng)推出的第三代快速以太網(wǎng)控制器。LAN91C111的芯片上集成了遵循SMSC/CD協(xié)議的MAC（媒體層）和PHY（物理層），符合IEEE802.3/802.U-100Base-Tx/10Base-T規(guī)范。在本控制器上預(yù)留了藍(lán)牙模塊和ZigBee模塊的無(wú)線通信接口，作為輔助處理模塊?？筛鶕?jù)工業(yè)現(xiàn)場(chǎng)的實(shí)際情況，接入無(wú)線通信模塊，實(shí)現(xiàn)與EPA網(wǎng)絡(luò)的無(wú)線通信，通過該模塊能夠監(jiān)測(cè)無(wú)線現(xiàn)場(chǎng)設(shè)備的運(yùn)行情況及相關(guān)參數(shù)。

　　在整個(gè)EPA通信協(xié)議棧網(wǎng)絡(luò)層和傳輸層接收?qǐng)?bào)文處理流程中。NIOSⅡ處理器復(fù)位后初始化UC/OS Ⅱ操作系統(tǒng)、網(wǎng)絡(luò)接口、堆棧以及定時(shí)器等外圍設(shè)備接口。從外部存儲(chǔ)器FLASH中獲取IP地址和MAC地址等網(wǎng)絡(luò)信息。當(dāng)收到的報(bào)文IP地址和MAC地址都是本機(jī)地址時(shí)，把報(bào)文以LWIP所要求的特殊結(jié)構(gòu)體形式存儲(chǔ)在接收緩沖區(qū)中，然后發(fā)送到EPA協(xié)議棧中進(jìn)行處理，當(dāng)檢查到UDP端*是0x88BC時(shí)，將報(bào)文交由EPA應(yīng)用層處理模塊進(jìn)行處理。