Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)
2.2 SelectMap接口配置硬件設(shè)計(jì)實(shí)現(xiàn)
本文設(shè)計(jì)的SelectMap接口配置系統(tǒng)由兩片FPGA和存儲(chǔ)器(Flash)構(gòu)成,如圖1所示。設(shè)計(jì)中FPGA1選用了Xilinx公司Virtex系列芯片Vir-tex-5 XC5VSX95T,是需要進(jìn)行配置的芯片。FPGA2內(nèi)部嵌入了Leon3 CPU軟核,可利用該CPU軟核的存儲(chǔ)控制器模塊對(duì)Flash進(jìn)行讀寫(xiě)控制;利用FPGA內(nèi)部豐富的資源,在FPGA2內(nèi)部集成一個(gè)自定義的SelectMap接口控制IP核,主要用來(lái)產(chǎn)生FPGA的配置信號(hào),這些SelectMap配置信號(hào)的狀態(tài)由嵌入在FPGA2內(nèi)部的CPU Leon3軟核監(jiān)控。該設(shè)計(jì)采用開(kāi)源的Leon3軟核CPU,并且充分利用了FPGA豐富的資源,與通常的SelectMap配置系統(tǒng)相比,設(shè)計(jì)成本低,設(shè)計(jì)較靈活。本文引用地址:http://www.ex-cimer.com/article/191145.htm
Flash存儲(chǔ)器采用Intel公司的JS28F256P30T95,具有32 MB的存儲(chǔ)空間,用來(lái)存儲(chǔ)FPGA1的配置數(shù)據(jù)。因?yàn)镕lash的每個(gè)地址空間中存儲(chǔ)著16位數(shù)據(jù),Leon3 CPU處理器讀取Flash地址中的數(shù)據(jù),然后把數(shù)據(jù)以字節(jié)形式傳送到FPGA2。這個(gè)過(guò)程中,CPU處理器所在的FPGA2為FPGA1提供配置時(shí)序控制信號(hào)。這些控制信號(hào)的產(chǎn)生由FPGA2內(nèi)部集成的SelectMap接口控制IP核實(shí)現(xiàn)。該IP核的功能模塊由3個(gè)寄存器組成:配置寄存器、編程寄存器和輸入寄存器。每次CPU對(duì)Flash進(jìn)行讀或?qū)懖僮鲿r(shí),這些寄存器存儲(chǔ)FPGA1的配置信號(hào)數(shù)據(jù)。其中配置寄存器和編程寄存器為只寫(xiě)寄存器,輸入寄存器為只讀寄存器。詳細(xì)的邏輯框圖如圖2所示。CPU數(shù)據(jù)線在SelectMap接口控制IP核內(nèi)部寄存器的構(gòu)成如表2所列。
評(píng)論