CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)

1.2.2 BOOT模式的實(shí)現(xiàn)
系統(tǒng)復(fù)位后，DSP需要進(jìn)行BOOT自舉。在復(fù)位信號(hào)為低期間，BOOTMODE[4:0]管腳上的設(shè)置值被鎖存，決定芯片的存儲(chǔ)器映射方式以及自舉模式。但TMS320C6202沒(méi)有專(zhuān)門(mén)的管腳作為BOOTMODE[4:0]輸入管腳，而是將擴(kuò)展總線的XD[4:0]映射為BOOTMODE[4:0],利用上拉/下拉電阻在復(fù)位時(shí)進(jìn)行芯片啟動(dòng)模式設(shè)置?？偩€上的其它位也在復(fù)位期間被鎖定，決定系統(tǒng)相應(yīng)的設(shè)定值。而擴(kuò)展總線XD在HPI口讀寫(xiě)時(shí)要用到，所以使用MAX7000進(jìn)行隔離。系統(tǒng)處在復(fù)位階段，則通過(guò)MAX7000使得DSP的相應(yīng)管腳的值等于設(shè)定值，復(fù)位結(jié)束后，MAX7000相應(yīng)管腳為高阻態(tài)，使得XD可以作為正常的總線使用。
DSP自舉有特定的時(shí)間要求。在復(fù)位結(jié)束后，XD的配置管腳必須保持一段時(shí)間，TMS320C6202要求時(shí)間為5個(gè)時(shí)鐘周期，例如在200MHz時(shí)鐘情況下必須保持25ns。
1.2.3 HPI口接口邏輯實(shí)現(xiàn)
MPEG-4壓縮編碼器壓縮后的數(shù)據(jù)，通過(guò)網(wǎng)絡(luò)傳輸控制模塊傳輸?shù)骄W(wǎng)絡(luò)上去，從而實(shí)現(xiàn)網(wǎng)絡(luò)實(shí)時(shí)圖像傳輸。而DSP與網(wǎng)絡(luò)傳輸模塊（MCF5272）通過(guò)HPI口連接。其接口邏輯由CPLD完成。硬件連線圖如圖3所示。

根據(jù)系統(tǒng)的邏輯要求以及實(shí)際的仿真結(jié)果，CPLD選用EPM7128SLC84。該芯片共有2500門(mén)，128個(gè)宏單元，最多100個(gè)用戶自定義管腳。
2 CPLD邏輯控制的具體實(shí)現(xiàn)
2.1 復(fù)位信號(hào)的實(shí)現(xiàn)
復(fù)位信號(hào)邏輯產(chǎn)生較簡(jiǎn)單，需要處理的是按鍵的去抖動(dòng)。由于按鍵是機(jī)械觸點(diǎn)，當(dāng)機(jī)械觸點(diǎn)斷開(kāi)、閉合時(shí)會(huì)有抖動(dòng)，為使每一次按鍵只作一次響應(yīng)，就必須考慮去除抖動(dòng)。在通過(guò)按鍵獲得復(fù)位信號(hào)為低的信息時(shí)，不是立即認(rèn)定按鍵已被按下，而是延時(shí)一段時(shí)間后再次檢測(cè)復(fù)位信號(hào)。如果仍為低，說(shuō)明按鍵的確按下了，這實(shí)際上是避開(kāi)了按鍵按下時(shí)的抖動(dòng)時(shí)間。同樣，在檢測(cè)到按鍵釋放后，再延時(shí)幾個(gè)毫秒，消除后沿的抖動(dòng)，然后再對(duì)鍵值處理。由于抖動(dòng)現(xiàn)象主要出現(xiàn)在按鍵按下后，采用延時(shí)方法可有效地減少按鍵的抖動(dòng)現(xiàn)象。