一種基于FPGA核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)

2．2 NiosIICPU的配置
需要將自定制外設(shè)集成進(jìn)嵌入式系統(tǒng)。本設(shè)計(jì)所使用的FPGA是Altera公司的EP2C35，可在Altera公司推出的開發(fā)軟件Quartus II里對(duì)NiosⅡCPU進(jìn)行配置。操作步驟為：在System contents中新建一個(gè)組件，在彈出的Component Editor窗口中的HDL Files欄中導(dǎo)入用戶設(shè)計(jì)好的422接口控制邏輯設(shè)計(jì)的verilog文件；Signals一欄中，Component Editor已自動(dòng)解析出導(dǎo)入的verilog文件所包含的端口Name，但用戶還需對(duì)端口的類型進(jìn)行指定，串行總線方向的端口須指定為export(相對(duì)于Avalon Slave端口而言)類型，Avalon總線方向的端口分別指定為標(biāo)準(zhǔn)的address、write、read、writedata、readdata等信號(hào)，如圖5所示。

設(shè)置完成后的自定制器件出現(xiàn)在Custom Devices中，可以將自定制的器件加入到Nios Ⅱ系統(tǒng)中，由Nios Ⅱ系統(tǒng)為其自動(dòng)批定內(nèi)存地址等資源。編譯無誤后即可完成NiosII CPU的設(shè)置。

3 軟件設(shè)計(jì)
Nios II嵌入式系統(tǒng)使用Altera公司提供的開發(fā)環(huán)境Nios Ⅱ IDE，Nios II IDE使用標(biāo)準(zhǔn)的C／C++語言作為編程語言，因此開發(fā)入門門檻不高。軟件設(shè)計(jì)時(shí)，除了包含指定的system．h，alt_main．h等頭文件，用戶應(yīng)針對(duì)被集成進(jìn)入系統(tǒng)的自定制器件編寫相應(yīng)的頭件，即將Al-tera提供的基本命令重新封裝成用戶自定義的軟件命令，以使用戶的程序更加直觀、更具有可讀性。

軟件流程圖如圖6示。在每次上電復(fù)位后，智能模塊應(yīng)對(duì)整個(gè)系統(tǒng)進(jìn)行重新初始化，包括外設(shè)控制字的配置以及緩存初始化等工作。初始化完成后，應(yīng)首先檢查有無接收請(qǐng)求，如有請(qǐng)求，則開始接收、轉(zhuǎn)換數(shù)據(jù)，并寫入發(fā)送緩存，然后再判斷一次有無接收請(qǐng)求，如無，才轉(zhuǎn)入發(fā)送流程。發(fā)送完一次數(shù)據(jù)后，再次檢查接收請(qǐng)求。這種做法提高了數(shù)據(jù)接收事件的優(yōu)先權(quán)，可以保證接收數(shù)據(jù)不丟失。

4 結(jié)束語
基于NIOSⅡ軟核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊采用了智能化的設(shè)計(jì)技術(shù)，對(duì)比于非智能信號(hào)轉(zhuǎn)換模塊，具有零系統(tǒng)資源占用、可配置性強(qiáng)、轉(zhuǎn)換速度快等特點(diǎn)，同時(shí)由于無須開發(fā)驅(qū)動(dòng)軟件，因而明顯縮短了研發(fā)周期，在工業(yè)控制等計(jì)算機(jī)系統(tǒng)中將會(huì)有廣泛的應(yīng)用。