基于TDI-CCD的成像FPGA系統(tǒng)軟件設(shè)計應(yīng)用
加入技術(shù)交流群
(1)數(shù)據(jù)解析模塊。通過RS 422解析串行指令，同時完成部分硬指令翻譯，并根據(jù)指令要求發(fā)送系統(tǒng)遙測參數(shù)。串行接收數(shù)據(jù)采用累加校驗，并對接收數(shù)據(jù)進行預(yù)存儲。校驗正確后，將數(shù)據(jù)以乒乓方式存入RAM，以保證讀／寫邏輯不沖突；校驗錯誤時，不轉(zhuǎn)存數(shù)據(jù)。根據(jù)不同的指令類型，對相應(yīng)的地址進行讀／寫操作，更新完畢后給出標志位。
(2)視頻控制模塊。輸出A／D參數(shù)、CDS信號和A／D輸出時鐘。A／D參數(shù)采用廣播方式，通過使能信號完成20路AD的配置；由外行信號htck同步A／D的控制邏輯以及CDS信號；由于數(shù)據(jù)處理速度較低，實現(xiàn)時，通過增加扇出、減少模塊復(fù)用，來降低資源利用率。CDS采樣脈沖的位置對信號質(zhì)量影響很大，需要精細調(diào)節(jié)。在設(shè)計時，采用FPGA內(nèi)部移位寄存器生成不同位置的采樣脈沖，在調(diào)試中實現(xiàn)精確對準。
(3)數(shù)據(jù)整合模塊。將輸入的20路圖像數(shù)據(jù)整合一路輸出。根據(jù)工作指令選擇灰度圖像或?qū)崟r圖像，并行存儲到相應(yīng)的fifo中；輸出時，通過控制讀使能信號，實現(xiàn)數(shù)據(jù)的循環(huán)讀取。設(shè)計FIFO時，仍然采用乒乓方式，通過標志信號使讀寫邏輯分離。相比RAM設(shè)計而言，避免了大規(guī)模地址線造成的亞穩(wěn)態(tài)問題，設(shè)計時序相對簡單。
(4)數(shù)據(jù)輸出模塊。根據(jù)衛(wèi)星指令將圖像數(shù)據(jù)按照規(guī)定格式輸出。設(shè)計時，需要注意數(shù)傳協(xié)議中各數(shù)據(jù)段數(shù)據(jù)的輸出時序。因此，良好的模塊規(guī)劃，更有利于程序的實現(xiàn)和驗證。
2．3 性能與設(shè)計要點
(1)FPGA內(nèi)部時鐘域分析有利于同步設(shè)計的實現(xiàn)，在良好的時鐘分配下，能夠提高系統(tǒng)運行頻率，增加軟件可靠性。根據(jù)FPGA資源說明，每個slice有固定數(shù)量的觸發(fā)器和查找表(LUT)資源，合理利用可以降低器件資源的利用率。
(2)組合邏輯容易產(chǎn)生亞穩(wěn)態(tài)，為系統(tǒng)帶來不確定因素，同時，組合邏輯延時也限制了系統(tǒng)的運行頻率。在頻率要求較高的模塊內(nèi)部，可以采用流水線技術(shù)降低組合邏輯規(guī)模。
(3)軟件結(jié)構(gòu)對系統(tǒng)性能和資源使用有很大的影響；不合理的結(jié)構(gòu)劃分不僅浪費資源，也不利于軟件的升級和維護。該軟件通過合理的結(jié)構(gòu)和接口信號劃分，力求達到模塊解耦的目的。通過詳細的接口時序說明，可以更好的進行軟件維護和更新，為后續(xù)開發(fā)奠定基礎(chǔ)。
2．4 關(guān)于軟件系統(tǒng)工作頻率和硬件速度的匹配
電路設(shè)計時，通過分析硬件電路的芯片參數(shù)和電路延時指導(dǎo)軟件設(shè)計。對于關(guān)鍵信號走線，除了可以在硬件上設(shè)置延時線外，F(xiàn)PGA內(nèi)部可以通過DLL倍頻時鐘，通過時鐘計數(shù)方式實現(xiàn)延時，或者通過FPGA內(nèi)部LUT和門邏輯實現(xiàn)組合邏輯延時設(shè)計。由于FPGA的端口速率有限，不同等級的FPGA芯片的處理速度也不同，因此，需要參考FPGA的參數(shù)特性設(shè)計系統(tǒng)結(jié)構(gòu)，并確定端口數(shù)傳規(guī)則和內(nèi)部結(jié)構(gòu)，同時，注意與外圍
硬件的匹配，以保證軟硬件可靠運行。
3 實時圖像效果評估
圖3給出了實驗室條件下的原始數(shù)據(jù)圖像。通過調(diào)整信號處理器的增益，調(diào)整相應(yīng)抽頭的灰度值，從而達到灰度均衡效果；通過觀察相應(yīng)的圖像數(shù)據(jù)可以得出，數(shù)據(jù)處理和成像效果達到預(yù)定指標要求。本文引用地址：http://www.ex-cimer.com/article/191262.htm
4 結(jié)語
FPGA成像軟件是系統(tǒng)可靠運行的重要保障，其性能對整體分辨率的提高有著舉足輕重的作用。在給定的硬件條件下，通過高效設(shè)計FPGA軟件，能夠顯著提高系統(tǒng)性能。在成像軟件的數(shù)據(jù)處理方法上，仍然有很多方向，如實時圖像壓縮傳感，提高系統(tǒng)的傳輸能力；在FPGA內(nèi)部進行海量數(shù)據(jù)處理等。通過實驗證明，該軟件的實際運行速度達到要求。因為硬件處理速度的限制，若想提高軟件運行頻率，尋求更加合理的軟件系統(tǒng)結(jié)構(gòu)以及電子學分系統(tǒng)結(jié)構(gòu)將成為重要的研究內(nèi)容。
評論