<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > π/4-DQPSK差分解調(diào)器的數(shù)字化FPGA設計與實現(xiàn)

          π/4-DQPSK差分解調(diào)器的數(shù)字化FPGA設計與實現(xiàn)

          作者: 時間:2011-03-28 來源:網(wǎng)絡 收藏

          f.JPG


          經(jīng)過混頻后進入的信號φ(t)的波形如圖3所示,設上支路為A,下支路為B。那么,經(jīng)延遲移相后,其上、下兩支路分別為:
          e.JPG
          而乘法器的輸出為:
          g.JPG
          其A、B支路的乘法器輸出波形如圖4所示。表2所列為π/4-解調(diào)判決準則。

          i.JPG

          fpga相關文章:fpga是什么




          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();