<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的高性能DAC芯片測試與研究

          基于FPGA的高性能DAC芯片測試與研究

          作者: 時間:2011-03-23 來源:網絡 收藏

            Sin 信號測試:輸入正弦波頻率25 kHz,AD 采樣率為100 MHz/s,輸出數字信號經過Matlab 分析計算后,測得SNR是58 dB,SINAD 是57.75 dB,SFDR 是62.84 dB,THD 是58.62 dB,ENOB 是9.3 位。時域波形和FFT 變換后14 階諧波的頻譜如圖4 和圖5 所示。

          sin 信號輸出時域波形

          圖4 sin 信號輸出時域波形

          sin 信號輸出頻域波形

          圖5 sin 信號輸出頻域波形

            4 結語

            以12 位、250 Ms/s 芯片為例,在 的基礎上使用回路測試法,測試了其靜態(tài)特性參數和動態(tài)特性參數。實驗結果表明,可以有效地測試 芯片的靜態(tài)特性參數和動態(tài)特性參數。同時可以測試不同分辨率和采樣速度的 芯片,測試結果比普通模擬測試儀器的精度高,測試系統(tǒng)比專用DAC 自動測試設備成本低。



          上一頁 1 2 3 下一頁

          關鍵詞: FPGA DAC 性能 芯片測試

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();