基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計

擾動識別部分由于采用的是平方后積分并與閾值比較的模式，屬于順序計算，耗時不多，數(shù)據(jù)處理耗時的主要部分是擾動定位計算。擾動定位計算采用的是相關(guān)計算，其所消耗的時間在計算速度固定時，由數(shù)據(jù)長度L和相關(guān)長度(移位次數(shù))n決定。進行一次相關(guān)計算的計算量為Ln次乘法和(L-1)n次加法。
在FPGA數(shù)據(jù)處理方面，當(dāng)資源成本為主要制約時，根據(jù)速度要求，采用串行結(jié)構(gòu)實現(xiàn)或DA結(jié)構(gòu)實現(xiàn)；當(dāng)速度成為主要制約時，則根據(jù)資源成本因素，采用并行結(jié)構(gòu)實現(xiàn)或DA結(jié)構(gòu)實現(xiàn)。而DA結(jié)構(gòu)主要是通過對資源合理的利用來減小資源的空閑時間，從而提高系統(tǒng)的速度。但是對于本系統(tǒng)，在計算過程中各資源幾乎是在全速運行，DA結(jié)構(gòu)并不能提高系統(tǒng)的速度，所以需通過并行結(jié)構(gòu)(圖4)來提高系統(tǒng)運行速度。通過圖4可以看出，如果采用串行結(jié)構(gòu)，整個相關(guān)計算由1個XtremeDSP Slice(或者1個單核處理器)完成，每完成一次互相關(guān)運算，整個數(shù)據(jù)段移位一次，共移位n次。因此為了及時處理采集到的數(shù)據(jù)，串行結(jié)構(gòu)的計算速度至少是采集速度的n倍(根據(jù)傳感長度不同，n最大可達2 500)。而AD7356最高采樣速率可以達到5 M／s，因此計算速度過快，單個XtremeDSP Slice不可能完成。而如果采用s個XtremeDSP Slice并行結(jié)構(gòu)，則一次互相關(guān)計算相當(dāng)于串行結(jié)構(gòu)時的s次互相關(guān)計算，而本來需要移位n次完成的計算，現(xiàn)在只需要m(圖4中變量m=n／s)次移位，每次移位s，即可完成。因此，每個XtremeDSP Slice的計算速度為采集速度的m倍，可以有效減少對計算速度的要求。