基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計
加入技術(shù)交流群
2.1芯片選擇
ARM 選用內(nèi)嵌ARM920T核的EP9315微控制器， CPLD選用Alter公司MAX II系列芯片EPM1270。其中, EP9315具有最高可達(dá)200MHz的工作頻率、16KByte指令緩存、16KByte數(shù)據(jù)緩存和單/雙精度整數(shù)及浮點處理能力，還集成了大量適用的外部接口，如IDE接口、USB接口和LCD接口等；EPM1270 型CPLD 含有1270邏輯元件、100多個可用I/O 引腳，每個IO口都可配置成TTL、LVTTL、CMOS、LVCMOS和施密特觸發(fā)器模式。以上兩芯片均為低成本、低功耗芯片。
2.2 CPLD的內(nèi)部結(jié)構(gòu)設(shè)計
在該系統(tǒng)中ARM作為主芯片，負(fù)責(zé)復(fù)雜的數(shù)據(jù)處理、人機交互、圖形顯示和接口通信等任務(wù)，如何合理設(shè)計CPLD外部接口和內(nèi)部結(jié)構(gòu)，將直接影響到系統(tǒng)的功能和可重構(gòu)程度。CPLD內(nèi)部結(jié)構(gòu)如圖2所示, 它包括時鐘發(fā)生器、4個定時計數(shù)模塊、發(fā)射脈沖發(fā)生模塊、采樣時序發(fā)生模塊、光電編碼計數(shù)模塊和中斷產(chǎn)生器, 可進(jìn)行閉環(huán)/開環(huán)檢測。本文引用地址：http://www.ex-cimer.com/article/191335.htm
圖2 CPLD內(nèi)部結(jié)構(gòu)圖
2.3 高速板間設(shè)計的信號完整性問題分析
為了使該系統(tǒng)架構(gòu)具有可重構(gòu)性，筆者將該系統(tǒng)設(shè)計成多PCB結(jié)構(gòu)，以ARM作為主芯片的系統(tǒng)板作為主板，以CPLD為核心的擴(kuò)展板作為背板，由于這個系統(tǒng)為高速系統(tǒng)，這樣的設(shè)計必將帶來信號完整性問題。其中最主要的是信號長距離傳輸導(dǎo)致信號質(zhì)量下降和“地彈”現(xiàn)象的產(chǎn)生。
背板設(shè)計必將大大增加信號的傳輸距離，使得信號的質(zhì)量受到很大影響，筆者在設(shè)計中使用信號線上增加數(shù)據(jù)緩沖器進(jìn)行隔離和選擇源端電阻匹配等方式，很好的解決了信號的有效傳輸問題。
我們根據(jù)實際情況建立如下地彈模型圖，如圖３所示。從圖3中可以看出在ARM芯片邏輯門迅速切換的時候，將引起很大的瞬態(tài)電流，由于兩板之間的電源連接線上的分布電感Lg的存在，將導(dǎo)致嚴(yán)重的“地彈”現(xiàn)象。根據(jù)地彈電壓
Ｖ＝Lg×dI/dt
可知，地彈電壓與電源連接線上的分布電感和瞬態(tài)電流的大小成正比。因此我們對兩板之間的電源連接方式作處理，增加回流導(dǎo)線的面積，盡量減小回流導(dǎo)線的長度，使得回流路徑上電感盡量小；同時在信號線上增加抑制瞬態(tài)電流的電阻，試驗結(jié)果表明這種設(shè)計較好地解決了電源的完整性問題。
圖3 地彈模型圖
3結(jié)束語
本文介紹了一種基于ARM+CPLD 結(jié)構(gòu)的可重構(gòu)檢測平臺的設(shè)計方法, 并基于此方法開發(fā)了一臺用于鋼板、鍛件和基樁等檢測的試驗樣機。此方法以模塊化的方式將ARM及CPLD技術(shù)巧妙的結(jié)合起來，使基于此方法構(gòu)建的檢測儀器兼有ARM 和CPLD兩者的優(yōu)勢，實現(xiàn)了部分控制算法的硬件。與傳統(tǒng)的基于MCU 的檢測設(shè)備相比，具有實時性好檢測速度高、外圍器件少、兼容性和擴(kuò)展性好等諸多優(yōu)點；并具有硬件方案的可重構(gòu)性, 又更方便于客戶的應(yīng)用開發(fā)，且成本低。經(jīng)現(xiàn)場實驗驗證，該檢測設(shè)備大大提高現(xiàn)場檢測的速度和智能化。由于該設(shè)計方案具有極其靈活的可重構(gòu)性，所以稍加修改擴(kuò)展就可應(yīng)用于其他檢測系統(tǒng)中去。
本文作者創(chuàng)新點: 提出了一種基于ARM+CPLD結(jié)構(gòu)的可重構(gòu)檢測系統(tǒng)的設(shè)計方法。并根據(jù)這一方法開發(fā)了一款新型聲波檢測儀，提高了現(xiàn)場測試的自動化程度。
評論