基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計(jì)
加入技術(shù)交流群
式中，ωn、T分別對(duì)應(yīng)鎖相環(huán)
的自然角頻率和環(huán)路調(diào)整時(shí)間間隔，可根據(jù)系統(tǒng)要求進(jìn)行取值，設(shè)計(jì)中取T為采樣時(shí)間間隔，即每個(gè)點(diǎn)調(diào)整一次，ζ取常用值 0.707，ko、kd分別對(duì)應(yīng)鑒相增益和相位控制靈敏度，BL表示環(huán)路噪聲等效帶寬。由式(3)～式(5)可知，噪聲等效噪聲帶寬BL和環(huán)路濾波器系數(shù) C1、C2一一對(duì)應(yīng)，因此改變?cè)肼晭捈纯赏ㄟ^(guò)調(diào)整系數(shù)C1、C2實(shí)現(xiàn)。傳統(tǒng)鎖相環(huán)中，取固定值，一般選取滿足條件BL≤ O．1Rb的值，其中Rb為信息數(shù)據(jù)速率。4．2 系數(shù)調(diào)整
相干解調(diào)系統(tǒng)中，同步系統(tǒng)的相位誤差直接影響著系統(tǒng)的誤碼性能，其對(duì)應(yīng)關(guān)系為：，其中ψ為相位誤差。因此噪聲水平較高時(shí)，應(yīng)該盡可能減小噪聲帶寬，近而減小ψ值，噪聲水平較低時(shí)，適當(dāng)增加噪聲帶寬，加快跟蹤速度。
利用仿真軟件MATLAB對(duì)3種噪聲水平下的輸入信號(hào)進(jìn)行相位跟蹤仿真，3種情況下，鎖相環(huán)
參數(shù)相同，輸入的調(diào)制信號(hào)相同，不同的是對(duì)信號(hào)疊加3種功率不同的噪聲。結(jié)果顯示，鎖相環(huán)中引入的噪聲越大，則鑒相器模塊輸出信號(hào)的抖動(dòng)越大。輸入信號(hào)的信噪比為5、10和20 dB時(shí)，鑒相器模塊的輸出信號(hào)如圖4所示。
由圖4可以看出，噪聲水平越高，則鑒相器的輸出信號(hào)抖動(dòng)越厲害，于是設(shè)計(jì)中利用鑒相器輸出信號(hào)的抖動(dòng)狀況來(lái)判斷鎖相環(huán)
中的噪聲水平，并根據(jù)噪聲水平來(lái)調(diào)整 C1、C2值。MATLAB仿真結(jié)果顯示，鑒相器的輸出值是在0值上下浮動(dòng)，因此利用FPGA實(shí)現(xiàn)此功能時(shí)，可利用鑒相器輸出值的絕對(duì)值或平方值判斷噪聲大小，浮動(dòng)越大則噪聲水平越高。利用單個(gè)點(diǎn)的抖動(dòng)來(lái)判斷時(shí)，具有一定的偶然性，結(jié)果不準(zhǔn)確，容易產(chǎn)生誤判，因此，在FPGA硬件板上利用VHDL編程實(shí)現(xiàn)時(shí)，對(duì)鑒相器的輸出數(shù)據(jù)取絕對(duì)值或進(jìn)行平方處理，并對(duì)連續(xù)15個(gè)點(diǎn)的絕對(duì)值或平方值進(jìn)行累加運(yùn)算，利用累加的結(jié)果來(lái)判斷相位抖動(dòng)的大小。對(duì)15個(gè)點(diǎn)取和時(shí)，利用樹(shù)形加法結(jié)構(gòu)，引入流水線設(shè)計(jì)方法，使各個(gè)加法器并行工作，確保輸出結(jié)果的速率和輸入數(shù)據(jù)的速率相等。計(jì)算過(guò)程中使用絕對(duì)值代替平方值，能獲取與平方值相似的結(jié)果，有效降低運(yùn)算量。進(jìn)行帶寬調(diào)整時(shí)，可以利用當(dāng)前應(yīng)該設(shè)置的BL值計(jì)算出與之對(duì)應(yīng)的環(huán)路濾波器系數(shù)C1、C2由式(3)～式(5)可以看出，通過(guò)BL計(jì)算C1、C2時(shí)比較復(fù)雜，涉及多次除法運(yùn)算、乘法運(yùn)算以及加法運(yùn)算，在FPGA中，實(shí)現(xiàn)除法器、乘法器都是比較占用邏輯資源的，因此設(shè)計(jì)中不采用直接計(jì)算的方法，而是利用查找表法來(lái)實(shí)現(xiàn)，首先訂制2個(gè)容量為256的ROM，將可取的帶寬值平均劃分為256等分，對(duì)每個(gè)帶寬值對(duì)應(yīng)的C1、C2 值預(yù)先進(jìn)行計(jì)算，計(jì)算結(jié)果經(jīng)量化處理后，以MIF文件的形式分別加載到ROM1、ROM2。ROM1、ROM2的地址線均為8位設(shè)計(jì)中連接到同一信號(hào)，對(duì)應(yīng)地址范圍為0x00到OxFF，由圖2中的噪聲評(píng)估模塊產(chǎn)生。噪聲評(píng)估模塊輸出的初始值設(shè)置為0x7F，即初始帶寬值設(shè)置為可取范圍段的中間值，之后根據(jù)噪聲評(píng)估模塊的結(jié)果，與提前設(shè)定的上限值、下限值進(jìn)行比較，并根據(jù)比較結(jié)果調(diào)整帶寬值，其中上限值、下限值通過(guò)仿真得出，這兩個(gè)域值與FPGA實(shí)現(xiàn)時(shí)采用的位寬、位截短處理、濾波處理等有關(guān)。為防止過(guò)于頻繁地進(jìn)行調(diào)整，程序中設(shè)定，如果連續(xù)3次的抖動(dòng)高于上限值且當(dāng)前地址值大于Ox00，則減小帶寬值 (即地址減1)，相反，若連續(xù)3次的抖動(dòng)低于下限值且當(dāng)前地址值小于0xFF，則增加帶寬值(即地址加1)。
評(píng)論