基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

　　將采樣率100 MHz、帶寬40 MHz的八音信號(hào)輸入VB-DDC系統(tǒng)。VB-DDC配置成寬帶多相濾波器濾波，將硬件調(diào)試輸出I_out_F、Q_out_F導(dǎo)入MATLAB進(jìn)行頻域分析如圖9所示，其與圖10的MATLAB理論仿真結(jié)果對(duì)比，可得設(shè)計(jì)滿足要求。

　　本文基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的VB-DDC。該VB-DDC可根據(jù)處理信號(hào)帶寬要求，靈活選擇下變頻器結(jié)構(gòu)為傳統(tǒng)結(jié)構(gòu)的窄帶DDC或者基于多相濾波結(jié)構(gòu)的寬帶DDC，也可以聯(lián)合使用兩種結(jié)構(gòu)。表1列出了本設(shè)計(jì)VB-DDC與Intersil公司、ADI公司的兩種單通道DDC芯片產(chǎn)品的主要技術(shù)參數(shù)，其中HSP50214B為目前各種單通道DDC產(chǎn)品*能最強(qiáng)的型號(hào)。本設(shè)計(jì)的VB-DDC在最大數(shù)據(jù)輸入率和最大處理帶寬這兩項(xiàng)最重要的性能指標(biāo)上占有很大優(yōu)勢(shì)。本設(shè)計(jì)的VB-DDC已經(jīng)應(yīng)用于寬帶數(shù)字接收機(jī)系統(tǒng)。