基于FPGA的圖像調(diào)焦系統(tǒng)研究

由式(4)可知，對(duì)于一幅640×480的灰度圖像，需要經(jīng)過(guò)1 228 800次乘法運(yùn)算，307 200次開方運(yùn)算，614 400次加法運(yùn)算。由于計(jì)算量特別大，而且每一幅圖像的變化不大，所以本系統(tǒng)采取了將圖像劃分為128×64大小的5個(gè)模塊，首先對(duì)28×64大小的灰度圖像進(jìn)行傅里葉變換，然后獲得圖像的功率譜，再對(duì)其信號(hào)值進(jìn)行加權(quán)，得到一塊圖像的清晰度評(píng)價(jià)值代替整個(gè)圖像的清晰度評(píng)價(jià)值。同時(shí)采用“乒乓”操作，雙蝶型處理器復(fù)用，基2FFT算法的FPGA實(shí)現(xiàn)方案。

3 調(diào)焦效果分析
對(duì)于清晰度評(píng)價(jià)算法和基于2-FFT的乘法實(shí)現(xiàn)結(jié)構(gòu)的分析，得到這個(gè)圖像的清晰度評(píng)價(jià)算法的乘法計(jì)算次數(shù)為(53 248×3+64×32×3)=165 888次，所需的加法計(jì)算次數(shù)為(53 248×3+64×32×2-1)=163 839次。由這些數(shù)據(jù)可知調(diào)焦過(guò)程中系統(tǒng)延時(shí)主要是這兩個(gè)方面計(jì)算的延時(shí)相加，同時(shí)有電路系統(tǒng)的延時(shí)，但是這個(gè)延時(shí)在設(shè)計(jì)電路時(shí)已經(jīng)考慮，限制在最小范圍內(nèi)，采用“乒乓”操作延時(shí)再加大約O．000ls的延時(shí)。當(dāng)系統(tǒng)主頻率為60 MHz時(shí)，經(jīng)過(guò)實(shí)際的測(cè)試系統(tǒng)總延時(shí)大約為O．05s，實(shí)時(shí)處理的系統(tǒng)8幀圖像的采集時(shí)間間隔要求為×0．04=0．32s。
滿足實(shí)時(shí)性要求，上述系統(tǒng)的調(diào)試在Cyclone3EP3C5F256C8N芯片中實(shí)現(xiàn)，效果比較滿意。
將鏡頭的焦距調(diào)節(jié)范圍設(shè)置為60段，聚焦段的取值范圍為[1，60]。測(cè)試時(shí)將一組由焦距從最遠(yuǎn)端開始發(fā)送過(guò)來(lái)的圖像經(jīng)過(guò)處理，搜索步數(shù)K，得到每次應(yīng)該調(diào)焦的定位以及圖像清晰度評(píng)價(jià)值，如表1所示。定位處為圖像調(diào)焦效果最清晰處。

4 結(jié)束語(yǔ)
基于本模塊的輸入端口直接輸入DVI信號(hào)，并非直接的采集圖像端口，在實(shí)際應(yīng)用中需要完成整個(gè)調(diào)焦過(guò)程，增加控制電機(jī)的控制電路模塊，并對(duì)整個(gè)調(diào)焦過(guò)程的實(shí)時(shí)性進(jìn)行綜合評(píng)價(jià)。另外，基于圖像技術(shù)的自動(dòng)調(diào)焦方法有一個(gè)非常重要的應(yīng)用前景是與CMOS圖像傳感器集成。由于CMOS圖像傳感器與FPGA采用了相同的制造工藝，所以是可以集成的。CMOS圖像傳感器集成了自動(dòng)調(diào)焦功能后，不僅可以簡(jiǎn)化成像系統(tǒng)中自動(dòng)調(diào)焦部分的設(shè)計(jì)，還提高了其與CCD圖像傳感器的競(jìng)爭(zhēng)力。