FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)

1 可重構(gòu)測(cè)控系統(tǒng)的提出
測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家庭數(shù)字化管理、通信和網(wǎng)絡(luò)等方面應(yīng)用廣泛，并不斷向低成本、高速、高性能、智能化、開(kāi)放化方向邁進(jìn)。但現(xiàn)代測(cè)控系統(tǒng)在設(shè)計(jì)和應(yīng)用中仍然面臨不少的難題：
①設(shè)計(jì)速度難以適應(yīng)產(chǎn)品更新?lián)Q代的快速變化。一般測(cè)控系統(tǒng)的設(shè)計(jì)都是針對(duì)某個(gè)特定的任務(wù)，從設(shè)計(jì)到投入使用的周期至少1～2年，甚至長(zhǎng)達(dá)4～5年。因此，在設(shè)計(jì)階段堪稱先進(jìn)的方案往往在投入使用伊始就已落后了。
②設(shè)計(jì)方案功能固定，通用性差，難以滿足不同層次、不斷變化的用戶需求。測(cè)控系統(tǒng)設(shè)計(jì)針對(duì)具體用戶，配置各異，通用性較差。如何滿足不同用戶、不同層次的需要，尤其是多任務(wù)用戶需要是一大難題。
③虛擬儀器技術(shù)的應(yīng)用使得軟件重構(gòu)成為可能，但是達(dá)到還難以達(dá)到硬件重構(gòu)和“即插即用”的效果。
因此，研究一種軟硬件可重構(gòu)、開(kāi)放化、普適性的測(cè)控系統(tǒng)，對(duì)于實(shí)現(xiàn)測(cè)控系統(tǒng)的快速、開(kāi)放式設(shè)計(jì)，降低用戶使用成本具有很高的應(yīng)用價(jià)值。本文基于現(xiàn)代測(cè)控系統(tǒng)的通用化結(jié)構(gòu)特征和可重構(gòu)的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA技術(shù)的發(fā)展，提出一種可重構(gòu)測(cè)控系統(tǒng)(Reconfigurable Mo―nitoring System，RMS)的設(shè)計(jì)構(gòu)想，并給出其應(yīng)用實(shí)例。
1．1 測(cè)控系統(tǒng)的結(jié)構(gòu)模式和多任務(wù)特征
隨著計(jì)算機(jī)軟硬件技術(shù)和測(cè)控技術(shù)的不斷深入融合，現(xiàn)代測(cè)控系統(tǒng)在結(jié)構(gòu)上呈現(xiàn)出通用化特征，即“系統(tǒng)前端(信息的數(shù)據(jù)采集(A／D))+數(shù)字信號(hào)處理(DSP)+系統(tǒng)后端(輸出(D／A)及顯示)”的模式。這種清晰的、通用化的結(jié)構(gòu)模式為用戶實(shí)現(xiàn)測(cè)控系統(tǒng)的自組織、重定義和再利用創(chuàng)造了條件。
現(xiàn)代測(cè)控系統(tǒng)一般都具備多任務(wù)性，即系統(tǒng)需要同時(shí)完成幾個(gè)單獨(dú)的空間相關(guān)的(并行性)任務(wù)，或順序完成幾個(gè)時(shí)間相關(guān)的(順序性)任務(wù)。傳統(tǒng)的多任務(wù)設(shè)計(jì)方法，是通過(guò)增加硬件的數(shù)量，或加大軟件的控制功能來(lái)實(shí)現(xiàn)多任務(wù)性。一方面，增加了工程設(shè)計(jì)、調(diào)試的難度和成本，使得應(yīng)用系統(tǒng)越來(lái)越龐大、復(fù)雜；另一方面，電路和軟件的復(fù)雜帶給用戶眾多的麻煩?？芍貥?gòu)技術(shù)的出現(xiàn)為解決多任務(wù)問(wèn)題提供了新的思路。
1．2 可重構(gòu)技術(shù)與可重構(gòu)器件
可重構(gòu)技術(shù)是21世紀(jì)初以來(lái)信息技術(shù)的研究熱點(diǎn)，是一種可以根據(jù)系統(tǒng)功能變化的需要重組自身資源，實(shí)現(xiàn)軟硬件結(jié)構(gòu)自我優(yōu)化、自我生成的計(jì)算機(jī)技術(shù)?？芍貥?gòu)技術(shù)包括硬件重構(gòu)和軟件重構(gòu)兩個(gè)方面。根據(jù)應(yīng)用任務(wù)的需要進(jìn)行軟件重構(gòu)，在傳統(tǒng)的系統(tǒng)設(shè)計(jì)中已普遍存在，而硬件重構(gòu)(指系統(tǒng)的硬件邏輯結(jié)構(gòu)發(fā)生改變)則是傳統(tǒng)的系統(tǒng)設(shè)計(jì)無(wú)法實(shí)現(xiàn)的?？芍貥?gòu)技術(shù)的廣泛應(yīng)用必須以提供可編程資源的可重構(gòu)硬件為物質(zhì)基礎(chǔ)。
隨著微電子技術(shù)的不斷發(fā)展，20世紀(jì)末出現(xiàn)的可編程邏輯器件(PLD)和可編程模擬器件(PAD)為測(cè)控系統(tǒng)的功能重構(gòu)提供了硬件基礎(chǔ)?？芍貥?gòu)器件主要包括以下幾種：
(1)可重構(gòu)邏輯器件FPGA
FPGA的可編程器件是基于SRAM的，可以快速地重新編程，即所謂“現(xiàn)場(chǎng)可編程”。這一特性使FPGA獲得廣泛應(yīng)用，并成為可重構(gòu)測(cè)控系統(tǒng)發(fā)展的持續(xù)驅(qū)動(dòng)力量。FPGA是構(gòu)建可重構(gòu)測(cè)控系統(tǒng)必不可少的關(guān)鍵器件。
(2)可重構(gòu)模擬器件
可編程模擬器件(PAD)既屬于模擬集成電路，具有信號(hào)調(diào)理、模擬計(jì)算、中高頻應(yīng)用等典型功能；又同PLD器件一樣，可由用戶通過(guò)現(xiàn)場(chǎng)編程和配置來(lái)改變其內(nèi)部連接和元件參數(shù)，從而獲得所需要的電路功能。配合相應(yīng)的開(kāi)發(fā)工具，其設(shè)計(jì)和使用均可以像PLD一樣方便、靈活和快捷。例如Lattice公司的可編程模擬芯片ispPAC30內(nèi)含4個(gè)輸入儀表放大器、2個(gè)獨(dú)立的內(nèi)部可控參考源和2個(gè)增強(qiáng)型DAC，提供了系統(tǒng)與測(cè)控對(duì)象的模擬接口，可用于連接模擬輸入，實(shí)現(xiàn)系統(tǒng)的數(shù)據(jù)采集功能；利用其可編程功能，可針對(duì)不同應(yīng)用重構(gòu)其功能。但相對(duì)于可編程邏輯器件，可編程模擬器件問(wèn)世較晚，品種偏少，還不能作為主流的可重構(gòu)器件。
(3)可重構(gòu)DSP器件
DSP器件適用于計(jì)算密集、算法復(fù)雜、并發(fā)性和實(shí)時(shí)性要求突出的場(chǎng)合，如帶有智能邏輯的消費(fèi)類產(chǎn)品、生物信息識(shí)別終端、帶有加解密算法的鍵盤(pán)、ADSL接入、實(shí)時(shí)語(yǔ)音壓解、虛擬現(xiàn)實(shí)顯示等。這類智能化算法一般運(yùn)算量較大，特別是向量運(yùn)算、指針、線性尋址等較多，這些正是DSP處理器的長(zhǎng)處所在。但常規(guī)的DSP無(wú)硬件重構(gòu)功能，而支持DSP器件硬件重構(gòu)的技術(shù)尚在研發(fā)中，難以投入大規(guī)模的應(yīng)用。當(dāng)然，可以通過(guò)傳統(tǒng)的軟件重構(gòu)設(shè)計(jì)實(shí)現(xiàn)DSP功能重定義，但這不是我們?cè)诖擞懻摰膬?nèi)容。一種實(shí)現(xiàn)可重構(gòu)DSP器件的實(shí)用方法是利用FPGA器件實(shí)現(xiàn)可重構(gòu)的DSP功能(如參考文獻(xiàn))，其實(shí)質(zhì)是以可重構(gòu)的FPGA器件為基礎(chǔ)實(shí)現(xiàn)DSP功能的重構(gòu)。
綜上所述，F(xiàn)PGA器件的現(xiàn)場(chǎng)可編程特征成為可重構(gòu)技術(shù)應(yīng)用的關(guān)鍵，為可重構(gòu)測(cè)控系統(tǒng)的設(shè)計(jì)提供了可行性。RMS就是以可重構(gòu)器件構(gòu)建系統(tǒng)硬件平臺(tái)，并在軟件平臺(tái)控制下產(chǎn)生不同的重載數(shù)據(jù)流來(lái)改變FPGA形成的硬件結(jié)構(gòu)，以滿足不同任務(wù)要求。其實(shí)質(zhì)是一種軟硬件協(xié)同設(shè)計(jì)技術(shù)。