普通點對點布線的缺點

最近，硅谷有一定著名的公司，我們稱之為NEWCO公司，曾經制造了他們的第一臺調整處理機的巨大原型機。他們決定使用點對點布線，以避免制作印刷電路板的費用和時間。原型機是在16IN/20IN的電路板上通過導線繞接技術而構建的。這一個原型機包含600多個門電路和2000個不同的信號網絡。下面是有關信號網絡的一些計數據：

網絡的數目：2000
網絡的平均長度：40IN（未端接的）
引線在接地平面上方的平均高度：0.2IN
線徑（AWG30）：0.01IN直徑
信號上升時間：2.0NS
轉折頻率：250MHZ（=0.5/2.0NS）

1、點對點布線的信號畸變

在NEWCO的設計中，上升時間為2.0NS，其電氣長度為：

區(qū)分集總系統(tǒng)和分布系統(tǒng)的臨界尺寸是：1/6=3.9IN

NEWCO認為，因為導線的平均長度基本上在這一界限之內，所以電路只會有很少的振鈴。但是他們錯了。

NEWCO認識到，當電路大于1/6時，將表現分布狀態(tài)，他們知道，分布電路如果不端接，就會振鈴。因為他們的電路是集總的，所以錯誤地認為不會振鈴。

集總參數電路可能振鈴，也可能不振鈴，這取決于電路的Q值。電路的Q值顯示出電路中信號衰減消逝的快慢。在低Q值電路中，信號衰減得很快，而在高Q值電路中，信號卻來回振蕩，經過幾個振鈴周期后才慢慢地消逝。Q值在技術上被定義為總存儲能量與每個振蕩周期所衰耗能量之比。從這個定義引出一個近似公式，將特定電路的最大過沖電壓用Q值的一個函數來表示：

其中，V過沖=超出穩(wěn)態(tài)輸出電平的輸出上升量，V
V階躍=預期的穩(wěn)態(tài)電平，V
Q=諧振參數（這里假設0.5）

圖4.1中的理想二階電路以時間常數2L/R衰減，完全符合上式。

根據經驗，在一個理想階躍的輸入響應中，Q值為1的數字電路顯示出16%的過沖，Q值為2的數字電路則顯示出44%的過沖。任何Q值低于1/2的電路都不會過沖或振鈴。一個電路上產生的振鈴是電路本身的固有諧振頻率和驅動器上升時間之間關系的一個函數。我們也將研究這個問題。

一旦我們知道了電路的電感，計算一個數字電路的Q值是很容易的。這提示我們關注點對點布線的基本問題：高電感。

當一個高電感引線工作于大電容負載的情況下時，會形成一個高Q值的電路。

我們可以采用附錄C中列出的關于一個位于接地平面之上的圓柱體導線計算公式，來算出NEWCO系統(tǒng)中一個典型網絡的電感L：

其中：L=回路電感，H
D=繞接線的直徑，0.01IN
H=線路在接地平面上的高度，0.2IN
X=線的長度，4IN

采用式（），可以計算出由驅動的源端電阻、導線的串聯(lián)電感和接收器的負載電容組成的RLC電路的Q值：

R=30歐（一個TTL驅動器的輸出電阻）
L=89NH（平均接線電感）
C=15PF（典型負載）

Q值為2.6意味著，對于一個理想的階躍輸入，將得到不小的振鈴。由式（），預期最壞情況的過沖電壓為：

V階躍=3.7V（TTL階躍輸出）
Q=2.6（來自上式）

只有當NEWCO的邏輯驅動器在振鈴頻率以上傳輸有效能量時，這個最壞情況的過沖才會發(fā)生。采用下式可以找出振鈴頻率：

頻譜寬度的衡量標準是轉折頻率，按照式（）的定義，NEWCO的邏輯門電路轉折頻率（250MHZ）遠遠高于振鈴頻率（138MHZ），因而存在大量的電能，可以引起振鈴過程。轉折頻率如果正好等于138MHZ，振鈴就將減小大約一半。轉折頻率更低的邏輯門電路產生的振鈴還會更小。

如果完全在時域中考慮，我們可以斷定，當上升時間等于振鈴周期的一半時，最壞情況下的振鈴被減少一半。上升時間越長，引起的振鈴越小。相反，當上升時間遠遠小于振鈴周期的一半時，將引起最壞情況下的振鈴。

我們可以從Q值分析中發(fā)現更多的論據。我們知道，NEWCO的電路一般在138MHZ頻率振鈴，最大過沖為2.0V。根據線性電路理論可以知道，最壞的過沖總是發(fā)生在階躍邊沿后振鈴周期的二分之一處，因此，能預知最大過沖將會發(fā)生在每個邏輯轉換后的3.6NS處。