<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的電網(wǎng)實時數(shù)據(jù)采集與控制

          基于FPGA的電網(wǎng)實時數(shù)據(jù)采集與控制

          作者: 時間:2010-06-21 來源:網(wǎng)絡(luò) 收藏
          軟件QuartusII7.2開發(fā)平臺上完成硬件設(shè)計后即可進行仿真,其仿真波形如圖4所示。其中,標(biāo)準(zhǔn)時鐘clk的頻率為10 MHz;shuru:為倍頻的輸入信號,shuru頻率設(shè)置為50 Hz,倍頻系數(shù)為128;beipin:表示倍頻電路的輸出信號。從仿真中可以看到,本設(shè)計可以達到128倍頻的效果。



          3 A/D采集控制

          由于本設(shè)計要同時采集電網(wǎng)的三相電壓和電流,所以,應(yīng)把采樣倍頻信號接至HOLDA、HOLDB、HOLDC,以同時保持六路輸入信號,讀出模式設(shè)置為循環(huán)模式。

          由ADS7864的時序圖可以得到如圖5所示的ADC控制器的軟件控制流程。以便在QuartusII開發(fā)平臺上利用VHDL語言進行軟件編程。



          通過ADS7864的工作狀態(tài)控制模塊可根據(jù)ADS7864的轉(zhuǎn)換時序圖,用VHDL編寫控制ADS7864的轉(zhuǎn)換程序,并可采用雙進程有限狀態(tài)機的方法來在Quartus II 7.2內(nèi)對A/D控制模塊進行時序仿真,其仿真波形如圖6所示。仿真結(jié)果表明,該模塊的設(shè)計完全符合要求。



          4 結(jié)束語

          本文給出了基于系統(tǒng)的設(shè)計方法。該方法采用FPGA作為系統(tǒng)的控制核心。并充分利用了高速模數(shù)轉(zhuǎn)換芯片ADC和可編程邏輯控制器件FPGA,最終通過硬件描述語言VHDL實現(xiàn)了A/D的控制和數(shù)字鎖相倍頻電路。該電路具有良好的可移植性和可擴展性,便于調(diào)試和修改,在電網(wǎng)的實時方面有較好的應(yīng)用前景。

          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();